[發(fā)明專利]網(wǎng)絡(luò)設(shè)備及處理關(guān)于網(wǎng)絡(luò)報文的數(shù)據(jù)的方法

有效

• 申請?zhí)枺?/td>: 201911083140.9
• 申請日: 2019-11-07
• 公開（公告）號: CN112787835B
• 公開（公告）日: 2023-01-13
• 發(fā)明（設(shè)計(jì)）人: 李新;謝建平;王春桃;吳昊;劉珺
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: H04L41/0893
• 分類號: H04L41/0893;H04L41/0823;H04L9/40
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 易浩球

1.一種網(wǎng)絡(luò)設(shè)備，包括轉(zhuǎn)發(fā)面、控制面和人工智能AI電路，其中，

所述轉(zhuǎn)發(fā)面與所述AI電路直接耦合，所述人工智能AI電路與所述控制面分離；

所述AI電路用于用第一AI算法處理直接來自所述轉(zhuǎn)發(fā)面的第一數(shù)據(jù)，所述第一數(shù)據(jù)包括關(guān)于網(wǎng)絡(luò)報文的數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，所述轉(zhuǎn)發(fā)面與所述AI電路共享第一存儲空間，所述第一存儲空間由所述網(wǎng)絡(luò)設(shè)備的存儲器或所述存儲器的指定部分提供；

所述轉(zhuǎn)發(fā)面還用于將所述第一數(shù)據(jù)寫入所述第一存儲空間；

所述AI電路還用于從所述第一存儲空間讀取所述第一數(shù)據(jù)。

3.根據(jù)權(quán)利要求1或2所述的網(wǎng)絡(luò)設(shè)備，其中，

所述轉(zhuǎn)發(fā)面還用于對網(wǎng)絡(luò)報文預(yù)處理以得到所述第一數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的網(wǎng)絡(luò)設(shè)備，其中，所述轉(zhuǎn)發(fā)面用于：

解析網(wǎng)絡(luò)報文以得到所述第一數(shù)據(jù)；和/或

獲取所述網(wǎng)絡(luò)報文所屬的流的第一統(tǒng)計(jì)數(shù)據(jù)以得到所述第一數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，所述AI電路還用于根據(jù)所述第一數(shù)據(jù)獲取關(guān)于網(wǎng)絡(luò)報文的第二數(shù)據(jù)，并用所述第一AI算法處理所述第二數(shù)據(jù)，其中，獲取所述第二數(shù)據(jù)的操作超出了所述轉(zhuǎn)發(fā)面的計(jì)算能力。

6.根據(jù)權(quán)利要求5所述的網(wǎng)絡(luò)設(shè)備，其中，所述AI電路用于：

剔除所述第一數(shù)據(jù)中的異常數(shù)據(jù)；和/或

獲取關(guān)于網(wǎng)絡(luò)報文所屬的流的第二統(tǒng)計(jì)數(shù)據(jù)，其中，獲取所述第二統(tǒng)計(jì)數(shù)據(jù)的操作超出了所述轉(zhuǎn)發(fā)面的計(jì)算能力。

7.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，所述AI電路還用于用第二AI算法處理來自所述控制面的第三數(shù)據(jù)，其中，所述第三數(shù)據(jù)包括關(guān)于控制報文的數(shù)據(jù)和/或關(guān)于所述控制面狀態(tài)的數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的網(wǎng)絡(luò)設(shè)備，其中，

所述控制面為所述網(wǎng)絡(luò)設(shè)備的中央處理器CPU，且所述AI電路包括獨(dú)立于所述CPU的芯片；

所述CPU與所述AI電路共享第二存儲空間，所述第二存儲空間由所述網(wǎng)絡(luò)設(shè)備的存儲器或所述存儲器的指定部分提供；

所述CPU還用于將所述第三數(shù)據(jù)寫入所述第二存儲空間；

所述AI電路還用于從所述第二存儲空間讀取所述第三數(shù)據(jù)。

9.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，

所述控制面為中央處理器CPU，且所述AI電路包括獨(dú)立于所述CPU的芯片。

10.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，

所述控制面和所述AI電路集成在單一芯片中，所述單一芯片為處理器；

所述AI電路包括所述處理器的至少一個核心和/或所述處理器的異構(gòu)計(jì)算電路。

11.一種網(wǎng)絡(luò)設(shè)備，包括轉(zhuǎn)發(fā)面、控制面和人工智能AI電路，其中，

所述轉(zhuǎn)發(fā)面用于得到第一數(shù)據(jù)，其中，所述第一數(shù)據(jù)包括：網(wǎng)絡(luò)報文被所述轉(zhuǎn)發(fā)面解析得到的字段的數(shù)據(jù)，和/或所述轉(zhuǎn)發(fā)面獲取的所述網(wǎng)絡(luò)報文所屬的流的第一統(tǒng)計(jì)數(shù)據(jù)；

所述控制面用于從所述轉(zhuǎn)發(fā)面獲取所述第一數(shù)據(jù)，并指示所述AI電路處理待分析數(shù)據(jù)，所述待分析數(shù)據(jù)包括所述第一數(shù)據(jù)或第二數(shù)據(jù)，其中，所述第二數(shù)據(jù)為所述控制面對所述第一數(shù)據(jù)進(jìn)行預(yù)處理得到的；

所述AI電路用于用AI算法處理來自所述控制面的所述待分析數(shù)據(jù)。

12.根據(jù)權(quán)利要求11所述的網(wǎng)絡(luò)設(shè)備，其中，所述預(yù)處理包括獲取關(guān)于所述網(wǎng)絡(luò)報文所屬的流的第二統(tǒng)計(jì)數(shù)據(jù)，其中，獲取所述第二統(tǒng)計(jì)數(shù)據(jù)的操作超出了所述轉(zhuǎn)發(fā)面的計(jì)算能力。