[發明專利]具有中介層的層疊半導體封裝件

在審

• 申請號: 201911081481.2
• 申請日: 2019-11-07
• 公開（公告）號: CN112117267A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 嚴柱日;李在薰;林相俊
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/31;H01L21/56;H01L23/485;H01L21/60
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種層疊半導體封裝件，該層疊半導體封裝件包括：

封裝基板；

順序層疊在所述封裝基板上的下芯片、中介層和上芯片；以及

接合布線，所述接合布線電連接所述封裝基板和所述中介層，

其中，所述中介層包括：

下芯片連接焊盤，所述下芯片連接焊盤設置在所述中介層的下表面上，其中，所述下芯片連接焊盤電連接至所述下芯片；

第一上芯片連接焊盤和第二上芯片連接焊盤，所述第一上芯片連接焊盤和所述第二上芯片連接焊盤設置在所述中介層的上表面上，其中，所述第一上芯片連接焊盤和所述第二上芯片連接焊盤電連接至所述上芯片；

布線接合焊盤，所述布線接合焊盤設置在所述中介層的所述上表面上并接合至所述接合布線；

第一重分布線，所述第一重分布線設置在所述中介層的所述上表面上，所述第一重分布線將所述第二上芯片連接焊盤電連接至所述布線接合焊盤；以及

通孔電極，所述通孔電極將所述下芯片連接焊盤電連接至所述第一上芯片連接焊盤。

2.根據權利要求1所述的層疊半導體封裝件，

其中，所述下芯片包括電連接至所述下芯片連接焊盤的第一下芯片焊盤，

其中，所述下芯片包括與所述第一下芯片焊盤橫向相鄰設置的第二下芯片焊盤，其中，所述第二下芯片焊盤未連接至所述下芯片連接焊盤且未連接至所述封裝基板，并且

其中，所述上芯片包括電連接至所述第一上芯片連接焊盤的第一上芯片焊盤和電連接至所述第二上芯片連接焊盤的第二上芯片焊盤。

3.根據權利要求2所述的層疊半導體封裝件，該層疊半導體封裝件還包括：

第一凸塊，所述第一凸塊設置在所述第一下芯片連接焊盤和所述第一下芯片焊盤之間；

第二凸塊，所述第二凸塊設置在所述第一上芯片連接焊盤和所述第一上芯片焊盤之間；以及

第三凸塊，所述第三凸塊設置在所述第二上芯片連接焊盤和所述第二上芯片焊盤之間，

其中，所述第二凸塊和所述第三凸塊具有基本相同的尺寸。

4.根據權利要求2所述的層疊半導體封裝件，其中，所述第一上芯片焊盤和所述第二上芯片焊盤具有基本相同的尺寸。

5.根據權利要求2所述的層疊半導體封裝件，

其中，所述上芯片通過所述中介層電連接至所述封裝基板，并且

其中，所述下芯片借助于所述中介層的所述通孔電極和所述上芯片電連接至所述封裝基板。

6.根據權利要求2所述的層疊半導體封裝件，

其中，所述下芯片包括：

第一地址和命令電路塊，所述第一地址和命令電路塊電連接至所述第一下芯片焊盤中的第一個下芯片焊盤；

第一數據傳輸電路塊，所述第一數據傳輸電路塊電連接至所述第一下芯片焊盤中的第二個下芯片焊盤；

第一輸入/輸出電路塊，所述第一輸入/輸出電路塊電連接至所述第二下芯片焊盤中的第一個下芯片焊盤并且電連接至所述第一地址和命令電路塊；

第二輸入/輸出電路塊，所述第二輸入/輸出電路塊電連接至所述第二下芯片焊盤中的第二個下芯片焊盤并且電連接至所述第一數據傳輸電路塊；以及

第一存儲器單元核心塊，所述第一存儲器單元核心塊電連接至所述第一地址和命令電路塊并且電連接至所述第一數據傳輸電路塊，并且

其中，所述上芯片包括：

第二地址和命令電路塊，所述第二地址和命令電路塊電連接至所述第一上芯片焊盤中的第一個上芯片焊盤；

第二數據傳輸電路塊，所述第二數據傳輸電路塊電連接至所述第一上芯片焊盤中的第二個上芯片焊盤；

第三輸入/輸出電路塊，所述第三輸入/輸出電路塊電連接至所述第二上芯片焊盤中的第一個上芯片焊盤并且電連接至所述第二地址和命令電路塊；

第四輸入/輸出電路塊，所述第四輸入/輸出電路塊電連接至所述第二上芯片焊盤中的第二個上芯片焊盤并且電連接至所述第二數據傳輸電路塊；以及

第二存儲器單元核心塊，所述第二存儲器單元核心塊電連接至所述第二地址和命令電路塊并且電連接至所述第二數據傳輸電路塊。