[發(fā)明專(zhuān)利]一種二倍時(shí)鐘采樣速率的DDS信號(hào)掃頻源系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201911079124.2
• 申請(qǐng)日: 2019-11-07
• 公開(kāi)（公告）號(hào): CN110768665B
• 公開(kāi)（公告）日: 2023-05-09
• 發(fā)明（設(shè)計(jì)）人: 閔銳;陳石磊;李晉;崔宗勇;徐政五;范錄宏
• 申請(qǐng)（專(zhuān)利權(quán)）人: 電子科技大學(xué);四川省電子信息產(chǎn)業(yè)技術(shù)研究院有限公司
• 主分類(lèi)號(hào): H03L7/091
• 分類(lèi)號(hào): H03L7/091
• 代理公司: 成都點(diǎn)睛專(zhuān)利代理事務(wù)所(普通合伙) 51232
• 代理人: 孫一峰

本發(fā)明屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域，特別涉及一種二倍時(shí)鐘采樣頻率速率的DDS信號(hào)掃頻源系統(tǒng)，用以將傳統(tǒng)單個(gè)DDS信號(hào)掃頻源生成信號(hào)的最高頻率提高一倍。本發(fā)明包括時(shí)鐘模塊、線性調(diào)頻斜坡發(fā)生器、相位補(bǔ)償器、相位累加器、第一波形ROM、第二波形ROM、二選一多路復(fù)用器以及數(shù)模轉(zhuǎn)換器。在原有單個(gè)DDS極限工作頻率不變的情況下，可將生成信號(hào)的極限提高為原來(lái)的兩倍(80％f_sysclk)，再通過(guò)兩路相同頻率的DDS相互補(bǔ)償采樣點(diǎn)，使其滿(mǎn)足奈奎斯特采樣頻率。

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域，特別涉及一種二倍時(shí)鐘采樣頻率速率的DDS信號(hào)掃頻源系統(tǒng)。

背景技術(shù)

Direct?Digital?Synthesizer(DDS)直接式數(shù)字頻率合成器，是上世紀(jì)70年代提出的頻率合成技術(shù)。隨著數(shù)字IC技術(shù)和數(shù)字計(jì)算機(jī)技術(shù)的不斷發(fā)展，DDS技術(shù)取得了巨大進(jìn)步，日益突顯其優(yōu)勢(shì)，已經(jīng)應(yīng)用于很多領(lǐng)域。DDS由相位累加器、查詢(xún)表(LUT)、D/A轉(zhuǎn)換器、低通濾波器(LBF)和參考時(shí)鐘組成，核心部件是一個(gè)相位累加器(由一個(gè)加法器和相位寄存器組成)，其系統(tǒng)原理框圖如圖1所示。

時(shí)鐘f_sysclk是由高穩(wěn)定的晶體振蕩器提供，為整個(gè)DDS系統(tǒng)提供系統(tǒng)時(shí)鐘。DDS在每個(gè)時(shí)鐘周期內(nèi)，頻率控制字FTW與相位累加器累加一次，累加后的二進(jìn)制相位存儲(chǔ)到N位的相位地址寄存器里，取相位地址寄存器序列的高W位作為查詢(xún)表的地址對(duì)查詢(xún)表尋址得到對(duì)應(yīng)的數(shù)字化正弦幅度值，離散幅度值經(jīng)過(guò)數(shù)模轉(zhuǎn)換器(DAC)實(shí)現(xiàn)模數(shù)轉(zhuǎn)換，最后由低通濾波器(LPF)對(duì)DAC輸出的階梯序列信號(hào)平滑處理得到純凈的正弦信號(hào)。系統(tǒng)時(shí)鐘頻率給定后，由頻率控制字控制輸出信號(hào)的頻率：

由式(1-1)，DDS輸出信號(hào)頻率受限于時(shí)鐘頻率f_sysclk，理論上DDS最高輸出頻率可以達(dá)到系統(tǒng)時(shí)鐘頻率的40％。但FPGA器件設(shè)計(jì)的DDS系統(tǒng)中相位累加器、正弦ROM查找表等時(shí)序電路時(shí)，需要滿(mǎn)足一定的時(shí)序約束，系統(tǒng)時(shí)鐘頻率f_sysclk存在極限頻率，所以在f_sysclk受限的情況下，DDS產(chǎn)生掃頻信號(hào)源能產(chǎn)生的最高頻點(diǎn)也受到限制。

發(fā)明內(nèi)容

針對(duì)上述不足，本發(fā)明提供了一種二倍時(shí)鐘采樣頻率速率的DDS信號(hào)掃頻源系統(tǒng)，實(shí)現(xiàn)在原有單個(gè)DDS系統(tǒng)時(shí)鐘極限頻率不變的情況下，通過(guò)兩個(gè)DDS子模塊分時(shí)交替產(chǎn)生波形，從而將生成信號(hào)的極限頻率提高一倍。

本發(fā)明采取的技術(shù)方案為：

一種二倍時(shí)鐘采樣速率的DDS信號(hào)掃頻源系統(tǒng)，其特征在于，包括時(shí)鐘模塊、線性調(diào)頻斜坡發(fā)生器、相位補(bǔ)償器、相位累加器、第一波形ROM、第二波形ROM、二選一多路復(fù)用器以及數(shù)模轉(zhuǎn)換器；

所述時(shí)鐘模塊生成兩路時(shí)鐘，所述第一路時(shí)鐘輸出到線性頻率斜坡發(fā)生器、相位累加器、第一波形ROM和第二波形ROM的時(shí)鐘輸入端，第一路時(shí)鐘輸出還連接二選一多路復(fù)用器的輸出選擇控制端；所述第二路時(shí)鐘輸出與數(shù)模轉(zhuǎn)換器的同步時(shí)鐘端相連，所述第二路時(shí)鐘輸出頻率是所述第一路時(shí)鐘輸出頻率的兩倍，且兩路時(shí)鐘輸出同相；

所述線性調(diào)頻斜坡發(fā)生器輸出端接相位累加器的輸入端和相位補(bǔ)償器的第一輸入端；相位累加器的輸出端接相位補(bǔ)償器的第二輸入端和第一波形ROM的輸入端，相位補(bǔ)償器的輸出端接第二波形ROM的輸入端，相位補(bǔ)償器輸出的相位補(bǔ)償值由所述線性調(diào)頻斜坡發(fā)生器控制；第一波形ROM的輸出端和第二波形ROM的輸出端分別接二選一多路復(fù)用器的兩個(gè)輸入端端口，二選一多路復(fù)用器的輸出端接數(shù)模轉(zhuǎn)換器；數(shù)模轉(zhuǎn)換器的輸出即為掃頻源系統(tǒng)的輸出。

所述線性調(diào)頻斜坡發(fā)生器是一個(gè)可編程定時(shí)器為時(shí)鐘的32位累加器，如圖2所示，定時(shí)器的時(shí)間參考是所述第一路時(shí)鐘輸出，定時(shí)器每計(jì)滿(mǎn)N個(gè)時(shí)鐘周期，累加器增加固定頻率增長(zhǎng)進(jìn)值，從而實(shí)現(xiàn)線性調(diào)頻。該線性調(diào)頻斜坡發(fā)生器的輸出值及為整個(gè)系統(tǒng)的頻率控制字的值。