[發明專利]防正負極反接及緩沖上電的一體化電路

在審

• 申請號: 201911075826.3
• 申請日: 2019-11-06
• 公開（公告）號: CN110707663A
• 公開（公告）日: 2020-01-17
• 發明（設計）人: 蔣山;劉鑫;陳靜;陳茂才;張家玉;于華棟;羊左成;陳培杰
• 申請（專利權）人: 中國船舶重工集團公司第七0四研究所
• 主分類號: H02H7/12
• 分類號: H02H7/12;H02H11/00;H02M1/36;H02M1/34
• 代理公司: 31001 上海申匯專利代理有限公司
• 代理人: 徐穎

1.一種防正負極反接及緩沖上電的一體化電路，其特征在于，緩沖電阻R1和防反接二極管D1串聯后，再與并聯連接的正向晶閘管T2和反向晶閘管T1并聯構成主電路，主電路串接在電力變換裝置輸入直流側正極前端構成保護電路，正向晶閘管T2和反向晶閘管T1門極的驅動電路接在主電路前，直流電源接入電力變換裝置，驅動電路通過識別直流電源極性，自動判斷是否導通主電路。

2.根據權利要求1所述防正負極反接及緩沖上電的一體化電路，其特征在于，所述驅動電路依次包括識別電路、延時電路和觸發電路，

識別電路：電力變換裝置輸入直流電源的正極端A點和負極端B點之間串接連接三個同向防反接二極管D2、D3、D4和限流電阻R4，三個同向串連的防反接二極管中中間的防反接二極管D3上并聯一個反相限壓二極管D5，反相限壓二極管D5的負、正極分別接信號處理光耦芯片P1的輸入端正、負極，信號處理光耦芯片P1的輸出端串聯下拉電阻R5接電路電源VCC和VCC_GND地之間，信號處理光耦芯片P1的輸出端與下拉電阻R5串聯點接延時電路；

延時電路：信號處理光耦芯片P1的輸出端與下拉電阻R5串聯點分別接兩個邏輯與門AND1、AND2的2號輸入引腳，兩個邏輯與門AND1、AND2的輸入端1號引腳接入延時控制信號T_Drive，當T_Drive達到兩個邏輯與門AND1、AND2的高電平V_high時，通過判斷邏輯與門2號引腳的電平來決定輸出電平的高低，兩個邏輯與門AND1、AND2輸出接觸發電路；

觸發電路：

邏輯與門AND1的輸出端接入晶閘管驅動光耦芯片P2的輸入正極，且在兩者之間串入限流電阻R2，晶閘管驅動光耦芯片P2的輸出端與限流電阻R6串聯接電源V_DD1與反向晶閘管T1的門極g1之間，

邏輯與門AND2的輸出端接入晶閘管驅動光耦芯片P3的輸入正極，且在兩者之間串入限流電阻R3，晶閘管驅動光耦芯片P3的輸出端與限流電阻R7串聯接電源VDD1與正向晶閘管T2的門極g2之間，

反向晶閘管T1的陰極S1接地VDD1_GND，正向晶閘管T2的陰極S2接地VDD2_GND，且VDD1_GND和VDD2_GND相互隔離。