[發明專利]半導體結構及其形成方法

有效

• 申請號: 201911072603.1
• 申請日: 2019-11-05
• 公開（公告）號: CN112768344B
• 公開（公告）日: 2023-07-04
• 發明（設計）人: 王偉;蘇波;胡友存
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/768;H01L23/538
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底上形成有掩膜材料層，所述掩膜材料層內形成有多個間隔設置的且貫穿所述掩膜材料層的第一溝槽，所述第一溝槽的延伸方向為第一方向，所述多個第一溝槽沿第二方向平行排列，所述第二方向垂直于所述第一方向；

形成第一側墻層和阻擋層，所述第一側墻層位于所述第一溝槽的側壁，所述阻擋層位于至少一個所述第一溝槽中，所述阻擋層在所述第一方向上分割所述第一溝槽，所述第一側墻層暴露出所述阻擋層在所述第一方向兩側的側壁；

在所述第一側墻層露出的所述阻擋層側壁形成第二側墻層；

以所述第一側墻層、第二側墻層和阻擋層為掩膜，刻蝕相鄰所述第一溝槽之間的掩膜材料層，以在所述掩膜材料層中形成貫穿所述掩膜材料層的第二溝槽，所述第二溝槽和所述第一溝槽之間被所述第一側墻層隔離。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第二側墻層的步驟包括：形成第二側墻材料層，所述第二側墻材料層保形覆蓋所述第一側墻層的側壁和頂部、所述第一溝槽底部、所述阻擋層頂部和阻擋層在所述第一方向兩側的側壁、以及所述掩膜材料層的頂部；

去除所述阻擋層頂部、第一側墻層頂部、掩膜材料層頂部、以及第一溝槽底部的第二側墻材料層，保留所述第一側墻層側壁以及所述阻擋層側壁的第二側墻材料層作為所述第二側墻層。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，采用原子層沉積工藝，形成所述第二側墻材料層。

4.如權利要求2所述的半導體結構的形成方法，其特征在于，采用各向異性干法刻蝕工藝，去除所述阻擋層頂部、所述掩膜材料層頂部、以及第一溝槽底部的第二側墻材料層。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二側墻層的材料與所述第一側墻層的材料不同。

6.如權利要求1或5所述的半導體結構的形成方法，其特征在于，所述第一側墻層的材料為金屬氧化物；所述第二側墻層的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第一溝槽之前，還包括：對部分區域的所述掩膜材料層進行摻雜處理，適于增大經所述摻雜處理的掩膜材料層的耐刻蝕度，其中，未經所述摻雜處理的掩膜材料層作為犧牲掩膜層，所述犧牲掩膜層沿所述第一方向延伸；

在所述摻雜處理之后，在所述犧牲掩膜層的第二方向兩側的掩膜材料層中形成所述第一溝槽，所述第一溝槽的側壁暴露出所述犧牲掩膜層；

以所述第一側墻層、第二側墻層和阻擋層為掩膜，刻蝕相鄰所述第一溝槽之間的掩膜材料層的步驟包括：以所述第一側墻層、第二側墻層和阻擋層為掩膜，刻蝕去除所述犧牲掩膜層。

8.如權利要求7所述的半導體結構的形成方法，其特征在于，形成所述掩膜材料層的步驟中，所述掩膜材料層的材料為無定形硅；

進行所述摻雜處理的步驟中，所述摻雜處理的摻雜離子包括B離子。

9.如權利要求1或7所述的半導體結構的形成方法，其特征在于，以所述第一側墻層、第二側墻層和阻擋層為掩膜，采用濕法刻蝕工藝刻蝕相鄰所述第一溝槽之間的掩膜材料層，形成所述第二溝槽。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第一側墻層和阻擋層的步驟包括：在所述第一溝槽的側壁和底部、以及掩膜材料層的頂部形成第一側墻材料層；形成所述第一側墻材料層之后，在至少一個所述第一溝槽中形成所述阻擋層，所述阻擋層在所述第二方向兩側的側壁和阻擋層的底面分別與第一側墻材料層接觸；回刻蝕所述第一側墻材料層直至暴露出所述掩膜材料層的頂面和第一溝槽的底面，形成所述第一側墻。