[發明專利]一種PA總線控制器以及一種PA總線控制系統

有效

• 申請號: 201911071505.6
• 申請日: 2019-11-05
• 公開（公告）號: CN110687854B
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 范福基;黃玲;李蒙
• 申請（專利權）人: 杭州和利時自動化有限公司;北京和利時系統工程有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042;H04L12/40
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張春輝

1.一種PA總線控制器，其特征在于，包括：FPGA以及CPU；所述CPU包括：第一控制芯片以及第二控制芯片；

所述FPGA中集成有PA物理層及數據鏈路層的協議棧；所述FPGA中包括雙口RAM，所述第一控制芯片與所述第二控制芯片通過所述FPGA實現的所述雙口RAM進行數據交換；

所述CPU與所述FPGA連接，用于調用所述FPGA進行總線調度控制；

所述第一控制芯片中集成有PA主協議棧及用戶層軟件協議棧，所述第二控制芯片集成有實現控制器其它應用相關的軟件；所述其它應用相關的軟件為除了所述PA主協議棧及所述用戶層軟件之外的控制器軟件，包括控制運算軟件；所述第二控制芯片用于：與所述第一控制芯片進行基于所述雙口RAM的數據交互，對來自上位機或PA總線方向的輸入輸出數據進行處理，處理協議狀態機的狀態跳轉，完成與上述FPGA的數據交互。

2.如權利要求1所述的PA總線控制器，其特征在于，所述第一控制芯片為第一ARM芯片，所述第二控制芯片為第二ARM芯片。

3.如權利要求1所述的PA總線控制器，其特征在于，所述雙口RAM包括用于數據交互權限控制的控制字節：PAFlags以及CPUFlags；

相應地，所述第一控制芯片用于：讀所述PAFlags、寫所述CPUFlags，以及當所述PAFlags和所述CPUFlags位不等時，對所述雙口RAM進行數據交換，并在數據交換結束時將所述CPUFlags位取反；

所述第二控制芯片用于：寫所述PAFlags、讀所述CPUFlags，以及當所述PAFlags和所述CPUFlags位相等時，進行內部緩沖區與所述雙口RAM之間的數據交換，并在數據交換結束時將所述PAFlags取反。

4.如權利要求1所述的PA總線控制器，其特征在于，所述FPGA用于：

持續按位偵聽PA總線上的數據，當偵聽到的數據為前導碼時，對接收數據進行曼側斯特解碼，解碼成功后將自身邏輯計算出的校驗碼和接收到的校驗碼進行比較，如果檢驗出錯誤則丟棄報文并報警，如果校驗正確則把處理過后的數據寫入接收Buff中以供第二控制芯片讀取；并從發送Buff中取出數據并進行組包，生成發送數據，并對所述發送數據進行曼側斯特編碼，生成待輸出數據，將所述待輸出數據依次按位發送給PA硬件電路；

相應地，所述第二控制芯片用于：將下行數據寫入所述發送Buff。

5.如權利要求4所述的PA總線控制器，其特征在于，所述FPGA還用于：在發送所述待輸出數據同時回讀發報文進行鏈路診斷。

6.一種PA總線控制系統，其特征在于，包括：如權利要求1至5任一項所述的PA總線控制器，以及與所述PA總線控制器通過PA總線連接的PA儀表。

7.如權利要求6所述的PA總線控制系統，其特征在于，還包括：與所述PA總線控制器通過以太網連接的上位機。