[發(fā)明專利]一種VPX高性能數(shù)字信號(hào)處理板

有效

• 申請(qǐng)?zhí)枺?/td>: 201911070910.6
• 申請(qǐng)日: 2019-11-05
• 公開（公告）號(hào): CN110908946B
• 公開（公告）日: 2021-01-15
• 發(fā)明（設(shè)計(jì)）人: 張雄奎;謝民;范佳萌;陶殿卿
• 申請(qǐng)（專利權(quán)）人: 北京理工大學(xué)
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 北京理工大學(xué)專利中心 11120
• 代理人: 田亞琪;劉芳

1.一種VPX高性能數(shù)字信號(hào)處理板，其特征在于，包括4片DSP、32片DDR3 SDRAM、4片F(xiàn)lash芯片、1片SRIO Switch、1片GBE Swtich、2片GBE PHY芯片、1片PCIE Switch、1片F(xiàn)PGA、1片MCU ARM芯片以及對(duì)外的物理接口；

其中，2片GBE PHY芯片分別為：GBE PHY芯片I和GBE PHY芯片II；

每片DSP外掛8片DDR3 SDRAM實(shí)現(xiàn)大容量數(shù)據(jù)的高速緩存；每片DSP外掛一片F(xiàn)lash芯片實(shí)現(xiàn)DSP程序的存儲(chǔ)；4片DSP分為兩組，組內(nèi)通過Hyperlink互聯(lián)；每片DSP有兩個(gè)SGMII接口，其中一個(gè)通過GBE PHY芯片I輸出，另外一個(gè)連接到GBE Swtich；每片DSP具有一個(gè)PCIE接口，分別與PCIE Switch互聯(lián)；每片DSP具有1個(gè)SRIO接口，分別與SRIO Switch互聯(lián)；GBESwtich除與4片DSP互聯(lián)外，通過SGMII接口與FPGA互聯(lián)，通過1000BASE-X接口與VPX連接器P4互聯(lián)，通過SGMII接口與GBE PHY芯片II互聯(lián)，GBE PHY芯片II通過1000BASE-T接口與VPX連接器P4互聯(lián)；PCIE Switch除與4片DSP互聯(lián)外，通過PCIE接口與FPGA互聯(lián)，通過PCIE接口與VPX連接器P4互聯(lián)；SRIO Switch除與4片DSP互聯(lián)外，通過SRIO接口與FPGA互聯(lián),通過SRIO接口分別與VPX連接器P1和VPX連接器P2互聯(lián)；FPGA通過MGT接口與VPX連接器P2互聯(lián),通過SPI差分接口分別與VPX連接器P3和VPX連接器P5互聯(lián)；MCU ARM與VPX連接器P0互聯(lián)，實(shí)現(xiàn)IPMI管理總線。