[發(fā)明專(zhuān)利]移位寄存器單元電路及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)器和顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201911065920.0
• 申請(qǐng)日: 2019-11-04
• 公開(kāi)（公告）號(hào): CN110619838B
• 公開(kāi)（公告）日: 2021-12-21
• 發(fā)明（設(shè)計(jì)）人: 馮雪歡;李永謙
• 申請(qǐng)（專(zhuān)利權(quán)）人: 京東方科技集團(tuán)股份有限公司;合肥京東方卓印科技有限公司
• 主分類(lèi)號(hào): G09G3/20
• 分類(lèi)號(hào): G09G3/20;G11C19/28;G09G3/3266;G09G3/36
• 代理公司: 中國(guó)專(zhuān)利代理(香港)有限公司 72001
• 代理人: 佘鵬;陳嵐

1.一種移位寄存器單元電路，包括：

第一輸入端，其配置成接收第一輸入脈沖；

第二輸入端，其配置成接收第二輸入脈沖；

復(fù)位端，其配置成接收復(fù)位脈沖；

第一時(shí)鐘端，其配置成接收第一時(shí)鐘信號(hào)；

第二時(shí)鐘端，其配置成接收第二時(shí)鐘信號(hào)；

第三時(shí)鐘端，其配置成接收第三時(shí)鐘信號(hào)；

第四時(shí)鐘端，其配置成接收第四時(shí)鐘信號(hào)；

第一輸出端，其配置成輸出第一輸出信號(hào)；

第二輸出端，其配置成輸出第二輸出信號(hào)；

第三輸出端，其配置成輸出第三輸出信號(hào)；

第四輸出端，其配置成輸出第四輸出信號(hào)；

第一電壓端，其配置成被施加第一電壓信號(hào)；

第一子單元電路，包括：

第一子單元輸入電路，其配置成：響應(yīng)于所述第一輸入脈沖有效，使所述第一輸入端與第一節(jié)點(diǎn)和第二節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述第一輸入脈沖無(wú)效，斷開(kāi)所述第一輸入端與所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間的導(dǎo)通；

第一子單元輸出電路，其配置成：響應(yīng)于所述第一節(jié)點(diǎn)處于有效電位，使所述第一時(shí)鐘端與所述第一輸出端導(dǎo)通，以及響應(yīng)于所述第一節(jié)點(diǎn)處于無(wú)效電位，斷開(kāi)所述第一時(shí)鐘端與所述第一輸出端之間的導(dǎo)通；

第一子單元復(fù)位電路，其配置成：響應(yīng)于所述復(fù)位脈沖有效，使所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)與所述第一電壓端導(dǎo)通，以及響應(yīng)于所述復(fù)位脈沖無(wú)效，斷開(kāi)所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)與所述第一電壓端之間的導(dǎo)通；

第二子單元電路，包括：

第二子單元輸入電路，其配置成：響應(yīng)于所述第一輸入脈沖有效，使所述第二節(jié)點(diǎn)與第三節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述第一輸入脈沖無(wú)效，斷開(kāi)所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)之間的導(dǎo)通；

第二子單元輸出電路，其配置成：響應(yīng)于所述第三節(jié)點(diǎn)處于有效電位，使所述第二時(shí)鐘端與所述第二輸出端導(dǎo)通，以及響應(yīng)于所述第三節(jié)點(diǎn)處于無(wú)效電位，斷開(kāi)所述第二時(shí)鐘端與所述第二輸出端之間的導(dǎo)通；

第二子單元復(fù)位電路，其配置成：響應(yīng)于所述復(fù)位脈沖有效，使所述第三節(jié)點(diǎn)與所述第二節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述復(fù)位脈沖無(wú)效，斷開(kāi)所述第三節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間的導(dǎo)通；

第三子單元電路，包括：

第三子單元輸入電路，其配置成：響應(yīng)于所述第二輸入脈沖有效，使所述第二輸入端與第四節(jié)點(diǎn)和第五節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述第二輸入脈沖無(wú)效，斷開(kāi)所述第二輸入端與所述第四節(jié)點(diǎn)和所述第五節(jié)點(diǎn)之間的導(dǎo)通；

第三子單元輸出電路，其配置成：響應(yīng)于所述第四節(jié)點(diǎn)處于有效電位，使所述第三時(shí)鐘端與所述第三輸出端導(dǎo)通，以及響應(yīng)于所述第四節(jié)點(diǎn)處于無(wú)效電位，斷開(kāi)所述第三時(shí)鐘端與所述第三輸出端之間的導(dǎo)通；

第三子單元復(fù)位電路，其配置成：響應(yīng)于所述復(fù)位脈沖有效，使所述第四節(jié)點(diǎn)與所述第五節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述復(fù)位脈沖無(wú)效，斷開(kāi)所述第四節(jié)點(diǎn)與所述第五節(jié)點(diǎn)之間的導(dǎo)通；

第四子單元電路，包括：

第四子單元輸入電路，其配置成：響應(yīng)于所述第二輸入脈沖有效，使所述第五節(jié)點(diǎn)與第六節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述第二輸入脈沖無(wú)效，斷開(kāi)所述第五節(jié)點(diǎn)與所述第六節(jié)點(diǎn)之間的導(dǎo)通；

第四子單元輸出電路，其配置成：響應(yīng)于所述第六節(jié)點(diǎn)處于有效電位，使所述第四時(shí)鐘端與所述第四輸出端導(dǎo)通，以及響應(yīng)于所述第六節(jié)點(diǎn)處于無(wú)效電位，斷開(kāi)所述第四時(shí)鐘端與所述第四輸出端之間的導(dǎo)通；

第四子單元復(fù)位電路，其配置成：響應(yīng)于所述復(fù)位脈沖有效，使所述第六節(jié)點(diǎn)與所述第五節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述復(fù)位脈沖無(wú)效，斷開(kāi)所述第六節(jié)點(diǎn)與所述第五節(jié)點(diǎn)之間的導(dǎo)通；

導(dǎo)通控制電路，其配置成：響應(yīng)于所述第四節(jié)點(diǎn)和所述第六節(jié)點(diǎn)中的至少一個(gè)處于有效電位，使所述第五節(jié)點(diǎn)與所述第二節(jié)點(diǎn)導(dǎo)通，以及響應(yīng)于所述第四節(jié)點(diǎn)和所述第六節(jié)點(diǎn)都處于無(wú)效電位，斷開(kāi)所述第五節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間的導(dǎo)通；

其中，至少在所述復(fù)位脈沖有效期間，所述第五節(jié)點(diǎn)與所述第二節(jié)點(diǎn)導(dǎo)通。

2.如權(quán)利要求1所述的移位寄存器單元電路，其中，所述導(dǎo)通控制電路包括：

第十六晶體管，其第一電極連接到所述第二節(jié)點(diǎn)，其第二電極連接到所述第五節(jié)點(diǎn)，其控制電極連接到所述第四節(jié)點(diǎn)；

第十七晶體管，其第一電極連接到所述第二節(jié)點(diǎn)，其第二電極連接到所述第五節(jié)點(diǎn)，其控制電極連接到所述第六節(jié)點(diǎn)。