[發明專利]提高網絡芯片報文存儲效率的方法、設備及存儲介質

有效

• 申請號: 201911064428.1
• 申請日: 2019-11-04
• 公開（公告）號: CN110806986B
• 公開（公告）日: 2022-02-15
• 發明（設計）人: 徐子軒;夏杰;常志恒
• 申請（專利權）人: 蘇州盛科通信股份有限公司
• 主分類號: G06F12/06
• 分類號: G06F12/06
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 沈曉敏

本發明提供一種提高網絡芯片報文存儲效率的方法、設備及存儲介質，所述方法包括：配置數據存儲器，將其切分為N塊小的RAM，并采用鏈表的方式對每塊RAM進行管理；當任一輸入接口接收到寫數據請求，解析并獲取輸入接口對應的通道編號，根據通道編號訪問通道寫狀態存儲器獲取通道寫狀態信息，若根據通道寫狀態信息確認至少一個RAM為空，則將數據寫入數據存儲器，并在數據寫入后更新通道寫狀態存儲器、鏈表控制存儲器、鏈表信息存儲器和地址控制存儲器；當任一通道接收到讀出調度請求時，根據鏈表存儲器的存儲信息重組數據進行讀出，并更新通道寫狀態存儲器、鏈表控制存儲器、鏈表信息存儲器和地址控制存儲器；本發明提高數據存儲器的存儲效率。

技術領域

本發明屬于通信技術領域，主要涉及一種提高網絡芯片報文存儲效率的方法、設備及存儲介質。

背景技術

在高密度網絡芯片中，來自多通道的數據匯聚到數據收集模塊并調度至芯片內部進行處理。通常，數據收集模塊的輸入有X個數據通道，位寬為W；數據收集模塊將這些數據緩存在存儲器中，并使用位寬為N*W的接口將數據發送給芯片內部處理模塊；如圖1所示，MAC接收報文，并將其通過寬度為W 的接口發送給數據收集模塊，可以看出，一個長度為L的報文，將被分為N_in組數據；其中，N_in＝int(L/W)，int()為向上取整；經過數據收集模塊緩存后，匯聚成N_out組位寬為N*W的數據發送給芯片內部處理模塊，其中，N_out＝int(L/(N*W))；當報文發送到最后一組數據時，將產生一個“結束符”信號給數據收集模塊，以指示當前數據為報文的最后一組數據。

在實際的網絡部署中，可能會出現短時間數據收集模塊輸出帶寬小于輸入帶寬的現象，稱之為網絡芯片超帶寬；在網絡芯片超帶寬時，數據接收模塊內部的存儲器入口流量大于出口流量，引起存儲器被占滿，進而導致新的數據因為沒有存儲空間而被丟棄，因此，存儲器深度P和其存儲效率，直接影響了數據收集模塊處理突發流量的能力。

存儲器使用N塊深度為P寬度為W的RAM實現，寫數據時，先獲取寫地址Y(0＝Y＝P-1)，并根據當前數據相對報文長度的偏移量將數據依次寫進 RAM₀到RAM_N-1中。例如：報文的第一組數據寫進RAM₀的地址Y，報文的第二組數據寫進RAM₁的地址Y，以此類推；當該地址寫滿N個RAM或者數據收到結束符時，將發起調度請求，并按照一定的調度策略將N塊RAM的數據同時讀出，發送給芯片內部處理模塊，后續新的數據將重新獲取地址，從RAM₀開始寫入。

然而，當接收的數據較短或者報文長度剛好不夠(N*W)整除時，例如剛寫完RAM₀就收到了“結束符”，此時該地址對應的RAM₁到RAM_N-1的物理空間將不能再寫入其他數據，因為讀端是將N塊RAM的數據同時讀出，如果再寫了其他數據會導致錯亂；可以看出，此時存儲器的使用效率較低，特別的，當報文長度為W時，數據存儲器的存儲效率只有1/N。

發明內容

為解決上述技術問題，本發明的目的在于提供一種提高網絡芯片報文存儲效率的方法、網絡芯片及可讀存儲介質。

為了實現上述發明目的之一，本發明一實施方式提供一種提高網絡芯片報文存儲效率的方法，所述方法包括：配置數據存儲器，將數據存儲器切分為N 塊小的RAM，并采用鏈表的方式對每塊RAM進行管理，其中每一塊RAM按其排列順序編號依次為0、1、2……N-1；

當任一輸入接口接收到寫數據請求，解析并獲取輸入接口對應的通道編號，根據所述通道編號訪問通道寫狀態存儲器獲取通道寫狀態信息，若根據通道寫狀態信息確認至少一個RAM為空，則將數據寫入數據存儲器，并在數據寫入后更新通道寫狀態存儲器、鏈表控制存儲器、鏈表信息存儲器和地址控制存儲器；

當任一通道接收到讀出調度請求時，根據鏈表存儲器的存儲信息重組數據進行讀出，并更新通道寫狀態存儲器、鏈表控制存儲器、鏈表信息存儲器和地址控制存儲器；