[發(fā)明專利]基于溝槽柵垂直淺超結(jié)的氮化鎵基MOSFET器件及制作方法

在審

• 申請?zhí)枺?/td>: 201911060261.1
• 申請日: 2019-11-01
• 公開（公告）號: CN110783411A
• 公開（公告）日: 2020-02-11
• 發(fā)明（設(shè)計）人: 劉爽;趙勝雷;張進成;劉志宏;宋秀峰;郝躍
• 申請（專利權(quán)）人: 西安電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 61205 陜西電子工業(yè)專利中心
• 代理人: 王品華

本發(fā)明公開了一種基于溝槽柵垂直淺超結(jié)的氮化鎵基MOSFET器件，主要解決現(xiàn)有技術(shù)擊穿電壓較低，漂移區(qū)電場集中的問題。包括襯底、漂移層、P?柱層、P+層、n+層、柵介質(zhì)層、源極、漏極、柵極和鈍化層。其中，漂移層位于襯底的上部，P?柱層位于漂移層中，P?柱層兩側(cè)的上方依次為P+層和n+層，柵介質(zhì)層位于n+層上部，源極位于柵介質(zhì)層兩側(cè)，漏極位于襯底下部；柵極位于柵介質(zhì)層上部，且采用凹槽結(jié)構(gòu)，該凹槽位于漂移層、P+層和n+層的中間，鈍化層位于柵極和源極之間。本發(fā)明通過在漂移層中淀積的P?柱層，拓展了PN結(jié)耗盡區(qū)，減少了工藝復雜性和泄漏電流，提高了器件的擊穿電壓和可靠性，可作為高功率系統(tǒng)及電力電子開關(guān)。

技術(shù)領(lǐng)域

本發(fā)明屬于半導體器件技術(shù)領(lǐng)域，特別涉及一種氮化鎵基MOSFET器件，可用于電力電子設(shè)備的電能轉(zhuǎn)換和高壓大電流密度下的電路控制。

背景技術(shù)

高功率半導體器件應(yīng)用于電力電子設(shè)備的電能轉(zhuǎn)換和高壓大電流密度下的電路控制，隨著人類可利用的環(huán)境資源日益減少，研發(fā)出新型優(yōu)良性能、高轉(zhuǎn)換效率的功率器件是有效的解決能源和環(huán)境沖突的有效方案之一。對于高功率半導體器件，其功率品質(zhì)因數(shù)主要取決于器件的擊穿電壓和特定導通電阻，但是兩者往往需要綜合考慮進行優(yōu)化設(shè)計才能有效提升功率器件的性能。隨著半導體功率器件領(lǐng)域的不斷發(fā)展，應(yīng)用于功率器件的材料從第一代的Si材料到第二代的GaAs材料，都使得功率器件的性能發(fā)生了根本性質(zhì)的變化。但是到目前為止，傳統(tǒng)兩代材料制作的半導體功率器件性能已經(jīng)接近了由材料性質(zhì)決定的理論極限。以GaN為代表的第三代半導體寬禁帶材料具有高頻、高功率、抗輻射、高飽和電子遷移率等特性，在電力電子方面具有優(yōu)良的潛力。溝槽柵垂直MOSFETs器件相比于傳統(tǒng)橫向器件，垂直功率器件只需增加器件漂移區(qū)的厚度而不需要犧牲芯片的橫向尺寸便可以提升器件的擊穿特性，因此具有高功率密度適用于電力電子開關(guān)器件。目前技術(shù)發(fā)展較為成熟的垂直器件主要包括CAVET器件和溝槽柵MOSFET器件兩類，隨著P型GaN摻雜技術(shù)的提升，使得溝槽柵MOSFET器件發(fā)展更為迅速。溝槽柵MOSFET器件相比于CAVET器件更容易實現(xiàn)增強型器件，不需要CAVET器件中的電流阻擋層，電場主要集中在體內(nèi)不易受到界面態(tài)影響，電流溝道寬度可以達到微米級別。但是目前溝槽柵MOSFET器件由于P型GaN空穴的激活率仍然較低，使得P+層和漂移層之間的耗盡區(qū)域被摻雜所限制，導致器件的擊穿電壓較低，影響了器件的功率品質(zhì)因數(shù)，降低了溝槽柵MOSFET器件的高功率性能。

發(fā)明內(nèi)容

本發(fā)明目的在于針對上述已有器件技術(shù)的不足，提供一種基于溝槽柵垂直淺超結(jié)的氮化鎵基MOSFET器件及制作方法，以改善器件的擊穿特性，提高了器件的高輸出功率性能。

為實現(xiàn)上述目的，本發(fā)明實現(xiàn)的技術(shù)方案如下：

1.一種基于溝槽柵垂直淺超結(jié)的氮化鎵基MOSFET器件，包括襯底、漂移層、P-柱層、P+層、n+層、柵介質(zhì)層、源極、漏極、柵極和鈍化層。其中，漂移層位于襯底的上部，P-柱層位于漂移層中，P-柱層兩側(cè)的上方依次為P+層和n+層，柵介質(zhì)層位于n+層上部，源極位于柵介質(zhì)層兩側(cè)，漏極位于襯底下部；柵極位于柵介質(zhì)層上部，且采用凹槽結(jié)構(gòu)，該凹槽位于漂移層、P+層和n+層的中間，鈍化層位于柵極和源極之間，其特征在于漂移層中設(shè)有P-柱層，用于拓展PN結(jié)耗盡區(qū)，提高器件擊穿電壓。其特征在于，漂移層中設(shè)有P-柱層，用于拓展PN結(jié)耗盡區(qū)，提高器件擊穿電壓。

進一步，其特征在于，所述柵電極采用凹槽結(jié)構(gòu)。

進一步，其特征在于，所述襯底采用GaN體材料。

進一步，其特征在于，所述P-柱層的摻雜濃度為10¹⁶cm^-3～10¹⁸cm^-3，厚度不超過漂移區(qū)厚度的1/2。

進一步，其特征在于：所述柵介質(zhì)層采用SiN或SiO₂或Al₂O₃或HfO₂介質(zhì)。