[發明專利]一種時間測量裝置和方法

有效

• 申請號: 201911060092.1
• 申請日: 2019-11-01
• 公開（公告）號: CN112764342B
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 夏冰冰;石拓
• 申請（專利權）人: 北京一徑科技有限公司
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 北京京萬通知識產權代理有限公司 11440
• 代理人: 許天易

本發明提供一種時間測量裝置和方法，該時間測量裝置包括信號分路器，用于接收待測信號，將所述待測信號分為多個待測子信號；多個測量通道中的每個測量通道用于測量所述多個待測子信號中的一個待測子信號；每個測量通道包括：延時模塊、測量模塊、補償模塊；算數運算單元，用于在一組第二測量結果中存在不少于預設數量的相近的時間測量結果時，根據相近的時間測量結果計算最終測量結果。本發明的技術方案能夠消除激光雷達測距系統中由于亞穩態造成的測量不準確的問題，提高時間測量的準確性，進而提高測距系統的精度。

技術領域

本發明涉及電子電路領域，尤其涉及一種時間測量裝置和方法。

背景技術

在激光雷達等測距系統中，為了得到測距結果，需要先測量發射激光脈沖和接收激光脈沖之間的時間間隔，將時間間隔乘以光速即可得到激光雷達與目標物體之間的距離。由于光速非常快，時間間隔的測量精度會嚴重影響最終的測距精度。因此，高精度的時間測量裝置對于提升激光雷達的測量精度具有重要的意義。

在現有技術中，可以采用FPGA(field programmable gate array)等可編程門陣列實現時間測量。在FPGA中，觸發器或鎖存器無法在某個規定時間段內達到一個可確認的狀態的情況被稱為亞穩態。例如，如果數據傳輸不滿足觸發器的條件，或者復位過程中復位信號的釋放相對于有效時鐘沿的恢復時間不滿足，則可能產生亞穩態現象，此時觸發器輸出端在有效時鐘沿之后比較長的一段時間處于不確定的狀態，在這段時間里觸發器輸出端在0和1之間處于振蕩狀態。即使之后穩定到0或者1，其穩定的狀態也是隨機的，與輸入沒有必然的聯系，造成最終的時間測量結果出現錯誤。因此，如何消除亞穩態的影響，是采用FPGA實現時間測量時需要解決的問題。

發明內容

本發明所要解決的技術問題是提供一種用于激光雷達測距系統中的時間測量裝置和方法，其能夠消除FPGA中亞穩態的影響，提高時間測量的準確度。

本發明提出的技術方案如下：

本發明提供一種時間測量裝置，包括信號分路器、多個測量通道、算數運算單元；所述信號分路器，用于接收待測信號，將所述待測信號分為多個待測子信號；所述多個測量通道中的每個測量通道用于測量所述多個待測子信號中的一個待測子信號；所述多個測量通道中的每個測量通道包括：延時模塊，用于對輸入的待測子信號進行第一延時，得到第一延時后的信號；測量模塊，用于對所述第一延時后的信號進行測量，得到第一測量結果；補償模塊，用于根據所述第一延時對所述第一測量結果進行補償，得到補償后的第二測量結果；所述算數運算單元，用于在一組第二測量結果中存在不少于預設數量的相近的時間測量結果時，根據所述相近的時間測量結果計算最終測量結果。

可選地，所述時間測量裝置根據所述相近的時間測量結果計算最終測量結果，包括：計算全部相近的時間測量結果的平均值，得到最終測量結果；或者將相近的時間測量結果中的最高值和最低值刪除后，計算余下的相近的時間測量結果的平均值，得到最終測量結果。

可選地，所述時間測量裝置中的所述多個測量通道的數量為N個，相近的時間測量結果的所述預設數量為不小于(N+1)/2的最小整數。

可選地，所述測量模塊包括：多個第二延時子模塊；多個觸發器，所述多個觸發器中的每個觸發器的輸入端分別通過抽頭與對應的所述多個第二延時子模塊的每個第二延時子模塊的輸出端連接。

可選地，所述時間測量裝置中，所述相近的時間測量結果包括在所述一組第二測量結果中的彼此差值小于預設閾值的時間測量結果；其中，所述預設閾值至少與所述多個第二延時子模塊的第二延時相關。。

可選地，所述補償模塊包括減法器，用于將所述第一測量結果減去所述第一延時，得到所述第二測量結果。

可選地，所述時間測量裝置的時鐘周期設置為大于2倍的亞穩態時間窗口。

可選地，所述多個測量通道中的每個測量通道中的第一延時模塊對輸入的信號進行延時的第一延時設置為等差數列分布。