[發明專利]一種基于FPGA的高速數據采集系統及方法在審
| 申請號: | 201911059477.6 | 申請日: | 2019-11-01 |
| 公開(公告)號: | CN112765054A | 公開(公告)日: | 2021-05-07 |
| 發明(設計)人: | 宋曼谷;郭志川;黃逍穎 | 申請(專利權)人: | 中國科學院聲學研究所;北京中科海力技術有限公司 |
| 主分類號: | G06F13/16 | 分類號: | G06F13/16;G06F13/28;G06F13/40;G06F12/0868;G06F12/0895 |
| 代理公司: | 北京方安思達知識產權代理有限公司 11472 | 代理人: | 陳琳琳;劉振 |
| 地址: | 100190 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 fpga 高速 數據 采集 系統 方法 | ||
本發明公開了一種基于FPGA的高速數據傳輸采集系統及方法,一種基于FPGA的高速數據傳輸采集系統,其特征在于,所述系統包括數據接收模塊、DDR緩存模塊和數據上傳模塊;所述DDR緩存模塊包括環形緩沖區、寫指針和讀指針;所述環形緩沖區存儲數據,寫指針指向環形緩沖區寫入數據后的位置,讀指針指向環形緩沖區讀出數據后的位置;所述數據接收模塊,用于接收網絡數據包,對數據包解析后寫入環形緩沖區,同步修改寫指針的位置;當寫指針和讀指針的差值達到預先設定的數據量后,向所述數據上傳模塊發送讀數據的指令;所述數據上傳模塊,用于當接收到讀數據的指令時,讀取環形緩沖區的讀指針和寫指針之間的數據,上傳至上位機,并同步修改讀指針的位置。
技術領域
本發明涉及網絡信息采集領域,具體涉及一種基于FPGA的高速數據傳輸采集系統及方法。
背景技術
現代數字處理技術以及網絡技術的飛速發展,為復雜系統對采集到的海量數據進行實時處理提供了可能性。而隨著5G網絡、物聯網、云計算等應用不斷涌現,越來越大的數據量和不斷提升的數據傳輸速度也對現如今的數據采集處理系統提出了更高的要求。高速數據傳輸采集系統廣泛應用于通信、網絡等領域,對系統更高速,高精度,實時性的要求愈加迫切。面對日益繁重的信號采集處理任務,數據存儲的速率和容量成為制約系統性能的重要因素。
隨著網絡帶寬的逐步提高,高速口互聯傳輸數據也日益成為業界的研究熱點。在網絡安全、數字算法處理等需要大量數據傳輸的領域,對高速網口傳輸的高效性、安全性、完整性要求也越來越高。而隨著數據傳輸高速串行化的不斷發展,PCIE總線、高速以太網等串行化總線標準相繼提出,也使得數據的高速傳輸得以實現。PCIE DMA的傳輸方式減少了CPU干預,傳輸速率極快,時延較小;高速以太網與其他串行總線相比,也具有更大帶寬,傳輸速率更快,傳輸距離更遠等優點。
FPGA經過幾十年飛速發展,已逐漸成為高速數據處理系統的主流平臺之一,由于其可并行、高吞吐率的突出優點,廣泛應用于網絡通信各個領域。對于高速數據處理系統,通常使用FPGA來將所需處理的數據傳輸至上位機服務器端進行后續精度復雜的運算處理。這就涉及到FPGA與上位機間的大量數據傳輸的問題,因此,構建服務器與FPGA間的高速數據傳輸采集系統及方法已成為目前業界的研究重點。
目前常使用DDR SDRAM(DoubleData Rate SDRAM,DDR)來擴展系統的存儲空間,提升數據實時存儲和處理的能力。通過內存控制器來完成對內存的讀寫、刷新等操作,DDRSDRAM更是廣泛應用于FPGA板卡設計,通過內部內存控制器的配置,完成各類需要高速緩存設計功能的實現。Xilinx、Altera、Synopsys等公司均開發公布了通用性的DDR系列控制器IP核。基于DDR SDRAM在FPGA中的重要作用,設計一種高速、低延遲的數據傳輸采集系統,以及一種如何將采集到的數據進行高效處理的方法具有廣闊的應用場景,并且對未來網絡、大數據處理具有重大的研究意義。
目前傳統服務器從網口收到的數據需要經過CPU的處理,這樣會占用大量的CPU資源,CPU對小包的處理能力遠遠不夠,用純軟件方法從萬兆網卡收包并放入到服務器內存,對于10Gbps如以太網長度為64字節的小包,一般線速只能做到60%甚至更低,不能達到100%線速,會出現丟包的現象。
發明內容
本發明的目的在于克服上述技術缺陷,基于FPGA提供了一套應用于網絡數據采集傳輸場景的緩存處理系統及方法,通過該系統及方法可以實現高吞吐率數據包收發任務。服務器和FPGA板卡之間采用高速網口協議和PCIE協議進行通信,網口接收由服務器傳輸的數據通過AXI總線傳輸至DDR作為大容量緩存,再通過DMA操作將DDR中緩存的數據高速傳輸至上位機系統內存并進行相應的后續處理。從DDR緩存提取數據至上位機系統內存時,采用環形緩存的方法,分別設置讀寫指針,記錄DDR緩存的數據信息,當讀寫指針之間的數據量達到設定值(如2MB)時,進行一次DMA操作,將數據傳輸至上位機系統內存。對于一路10Gbps的高速網口,本發明的方法可達到14.88Mpps(64字節小包),實現100%線速,并可把數據同步導入服務器內存。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院聲學研究所;北京中科海力技術有限公司,未經中國科學院聲學研究所;北京中科海力技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911059477.6/2.html,轉載請聲明來源鉆瓜專利網。
- 數據顯示系統、數據中繼設備、數據中繼方法、數據系統、接收設備和數據讀取方法
- 數據記錄方法、數據記錄裝置、數據記錄媒體、數據重播方法和數據重播裝置
- 數據發送方法、數據發送系統、數據發送裝置以及數據結構
- 數據顯示系統、數據中繼設備、數據中繼方法及數據系統
- 數據嵌入裝置、數據嵌入方法、數據提取裝置及數據提取方法
- 數據管理裝置、數據編輯裝置、數據閱覽裝置、數據管理方法、數據編輯方法以及數據閱覽方法
- 數據發送和數據接收設備、數據發送和數據接收方法
- 數據發送裝置、數據接收裝置、數據收發系統、數據發送方法、數據接收方法和數據收發方法
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置





