[發明專利]半導體裝置

在審

• 申請號: 201911057017.X
• 申請日: 2019-10-31
• 公開（公告）號: CN111199967A
• 公開（公告）日: 2020-05-26
• 發明（設計）人: 盧麒友;莊惠中;田麗鈞;蘇品岱;柯宜欣
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F30/392
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種半導體裝置包含至少一個修飾單元塊，修飾單元塊包含修飾支座區域，其中修飾支座區域具有第一帶狀主動區域，第一帶狀主動區域沿平行于垂直支座邊緣的第一軸線布置，以相鄰設置于其他單元塊(包含非標準、標準以及修飾單元塊)并形成垂直支座。提供于修飾支座區域中的結構改善了位于修飾單元塊與相鄰的單元塊之間的結構與裝置密度匹配，進而減少位于垂直支座單元塊之間的對空白區域的需求，并減小裝置總面積及提升單元密度。

技術領域

本揭露是有關于一種半導體裝置。

背景技術

半導體集成電路(integrated circuit,IC)產業隨著IC材料與設計的進步而持續經歷快速成長，并產出連續數代的ICs，且與每一代與其前一代相比，具有更小的幾何尺寸及較復雜的電路。為了提供設計的功能密度，用于生產新一代ICs的相關布局、裝置結構以及制程的復雜性相應提升。

先進的圖案化及蝕刻制程的表現受到與所制造的特定IC裝置布局配置相關的密度梯度效應(density gradient effects,DGE)影響。在IC裝置布局期間的考量以及功能性與非功能性結構的相對位置、高度與密度的調整，減少一些密度梯度效應并改善最終ICs的均勻性與性能，且減少晶圓面積并增加晶圓密度。

發明內容

一種半導體裝置包含第一修飾單元塊以及第二單元塊。第一修飾單元塊具有第一修飾支座區域。第二單元塊具有第二支座區域。第一修飾單元塊與第二單元塊布置以形成垂直支座。第一修飾支座區域包含第一帶狀主動區域，沿平行于垂直支座的邊緣的第一軸線布置。第一修飾支座區域直接相鄰于第二支座區域以減小由第一修飾單元塊及第二單元塊占據的裝置總面積。

附圖說明

當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。在附圖中，除非上下文另有說明，否則相同的附圖標記表示相似的元件或步驟。附圖中元件的尺寸和相對位置不一定按比例繪制。實際上，為了清楚地討論，可以任意增加或減少各種特征的尺寸。

圖1是包含兩個標準單元塊區域的初始集成電路布局的平面圖；

圖2A及圖2B繪示根據一些實施例的圖1的部分N型與P型標準單元塊邊界配置的剖面圖；

圖3A至圖3C是根據一些實施方式的各種N型邊界配置的剖面圖；

圖4A至圖4C是根據一些實施例的P型邊界配置的剖面圖；

圖5是根據一實施例的包含兩個修飾標準單元塊區域的初始集成電路布局的平面圖；

圖6A是根據一實施例的修飾的頂部與底部區域的標準單元塊，且圖6B是標準單元塊結構的平面放大圖；

圖7A是根據一實施例的修飾的頂部與底部區域的標準單元塊，且圖7B是標準單元塊結構的平面放大圖；

圖8A是根據一實施例的修飾的頂部與底部區域的標準單元塊，且圖8B是標準單元塊結構的平面放大圖；

圖9A是根據一實施例的垂直鄰接非標準單元塊的修飾的頂部與底部區域的標準單元塊，且圖9B是支座結構的平面放大圖；

圖10A是根據一實施例的水平鄰接非標準單元塊的修飾的頂部與底部區域的標準單元塊，且圖10B是支座結構的平面放大圖；

圖11A是根據一實施例的垂直鄰接第二標準單元塊的修飾的頂部與底部區域的第一標準單元塊，且圖11B是支座結構的平面放大圖；

圖12A是根據一實施例的水平鄰接第二標準單元塊的修飾的頂部與底部區域的第一標準單元塊，且圖12B是支座結構的平面放大圖；

圖13是根據一些實施例的修飾IC設計布局的方法的流程圖，以根據一些實施例包含修飾標準單元塊；