[發(fā)明專利]設(shè)計(jì)集成電路的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201911056808.0
• 申請(qǐng)日: 2019-10-31
• 公開（公告）號(hào): CN111125987A
• 公開（公告）日: 2020-05-08
• 發(fā)明（設(shè)計(jì)）人: 楊榮展;江庭瑋;莊惠中;盧麒友
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G06F30/392
• 分類號(hào): G06F30/392
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國(guó)

一種用于設(shè)計(jì)集成電路的方法，包括以下步驟：選擇單元的電源軌；確定與電源軌或在電源軌周圍的電連接的間隙距離不足以適合電連接；選擇電源軌中要修改的電源軌部分，并修改電源軌部分的形狀以提供足以適合電連接的間隙距離。隨著集成電路的互連結(jié)構(gòu)中的特征之間的間隙距離變小，制造變得更加困難并且容易出錯(cuò)。增加間隙距離改善了集成電路的可制造性。修改集成電路電源軌的形狀可增加與電源軌和/或在電源軌周圍的間隙距離。

技術(shù)領(lǐng)域

本揭露涉及一種設(shè)計(jì)集成電路的方法。

背景技術(shù)

隨著集成電路的變小，改變集成電路的布局以減小集成電路所占據(jù)的總面積?？赏高^用比先前版本的集成電路元件小的新結(jié)構(gòu)代替集成電路元件來實(shí)現(xiàn)減小布局的面積，也可透過減小集成電路層中電路元件之間的距離來實(shí)現(xiàn)減小布局的面積。

較小的集成電路和較小的集成電路元件在制造過程中帶來越來越大的困難，因?yàn)楣钜沧冃×恕Ｒ虼?，盡管部分材料的電特性在集成電路的各代之間保持恒定，然而由于集成電路已受到來自制造流程的偏差的負(fù)面影響，因此可發(fā)生錯(cuò)誤的容許范圍變小而且制造公差越來越難以滿足。

發(fā)明內(nèi)容

依據(jù)本揭露的部分實(shí)施例，提供一種設(shè)計(jì)集成電路的方法，包含：選擇單元的電源軌；確定與電源軌或在電源軌周圍的電連接的間隙距離不足以適合電連接；選擇電源軌的電源軌部分進(jìn)行修改；以及修改電源軌部分的形狀以提供足以適合電連接的間隙距離。

附圖說明

圖1是根據(jù)部分實(shí)施例的半導(dǎo)體裝置的圖；

圖2是根據(jù)部分實(shí)施例的制造集成電路的方法的流程圖；

圖3是根據(jù)部分實(shí)施例的集成電路的俯視圖；

圖4是根據(jù)部分實(shí)施例的集成電路的俯視圖；

圖5是根據(jù)部分實(shí)施例的集成電路的俯視圖；

圖6是根據(jù)部分實(shí)施例的集成電路的俯視圖；

圖7是根據(jù)部分實(shí)施例的來自集成電路的導(dǎo)軌的俯視圖；

圖8是根據(jù)部分實(shí)施例的電子設(shè)計(jì)自動(dòng)化(electronic design automation,EDA)系統(tǒng)的框圖；

圖9是根據(jù)部分實(shí)施例的集成電路(integrated circuit,IC)制造系統(tǒng)以及與其相關(guān)聯(lián)的集成電路制造流程的框圖。

【符號(hào)說明】

100：集成電路

101：半導(dǎo)體裝置

102：巨集

104A：導(dǎo)線布線配置

104B：導(dǎo)線布線配置

200：方法

201：操作

202：操作

204：操作

206：操作

208：操作

210：操作

212：操作

214：操作

216：操作

218：操作

220：操作

222：操作

224：操作

300：集成電路

302：?jiǎn)卧?/p>