[發(fā)明專利]一種PWM變流器直流支撐電容剩余壽命在線監(jiān)測系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 201911051648.0
• 申請日: 2019-10-31
• 公開（公告）號: CN110794234A
• 公開（公告）日: 2020-02-14
• 發(fā)明（設(shè)計）人: 陳杰;李庭;劉志剛;王運(yùn)達(dá);付和平;邱瑞昌
• 申請（專利權(quán)）人: 北京交通大學(xué)
• 主分類號: G01R31/00
• 分類號: G01R31/00;G01R27/26;G01R27/02;G01R23/165
• 代理公司: 11392 北京衛(wèi)平智業(yè)專利代理事務(wù)所(普通合伙)
• 代理人: 張新利;謝建玲

本發(fā)明涉及一種PWM變流器直流支撐電容剩余壽命在線監(jiān)測系統(tǒng)及方法。該系統(tǒng)包含控制硬件框架和軟件框架，其中硬件系統(tǒng)框架主要功能包括：電壓電流信號采集，控制系統(tǒng)PWM輸出，系統(tǒng)保護(hù)動作，核心算法運(yùn)算等；軟件架構(gòu)包括程序計算流程、電容參數(shù)核心算法和上位機(jī)通信界面設(shè)計。該在線監(jiān)測系統(tǒng)適用于絕大多數(shù)的交直交變流器系統(tǒng)中間直流側(cè)支撐電容的剩余壽命監(jiān)測，且無需新增傳感器，不改變系統(tǒng)正常運(yùn)行狀態(tài)，實(shí)測精度誤差小于5％。

技術(shù)領(lǐng)域

本發(fā)明涉及監(jiān)測技術(shù)領(lǐng)域，具體涉及一種PWM變流器直流支撐電容剩余壽命在線監(jiān)測系統(tǒng)及方法。

背景技術(shù)

現(xiàn)有的直流側(cè)支撐電容剩余壽命監(jiān)測方案主要分為數(shù)據(jù)驅(qū)動方案和模型基礎(chǔ)方案。其中，數(shù)據(jù)驅(qū)動方案多采用人工智能算法，如遺傳網(wǎng)絡(luò)算法、模糊算法等對電容壽命模型進(jìn)行擬合，利用大量數(shù)據(jù)離線訓(xùn)練的模型結(jié)果對實(shí)際電容的剩余壽命進(jìn)行估計。該方案依賴于壽命模型的精確性和數(shù)據(jù)訓(xùn)練的有效性，且只適用于制造工藝相同的同一批產(chǎn)品，不具備普適性。模型基礎(chǔ)方案大致分為離線和在線兩種類型，其中離線方案需要將電容器從電路中拆除，因此受限于許多應(yīng)用場景；而目前文獻(xiàn)中提供的在線監(jiān)測方案都存在一些缺點(diǎn)：有些方案需要變流器工作在非正常運(yùn)行狀態(tài)，如停機(jī)、啟動；有些方案需要改變電路的拓?fù)浣Y(jié)構(gòu)或者新增硬件電路，增加了制造成本。而實(shí)際變流系統(tǒng)中，有許多應(yīng)用場合，如不間斷電源系統(tǒng)等，正常情況下不允許變流器進(jìn)行停機(jī)操作，針對這些問題，本發(fā)明提供了一種無需增加硬件測量設(shè)備的，無需改變系統(tǒng)工作狀態(tài)的PWM變流器直流支撐電容剩余壽命實(shí)時在線監(jiān)測系統(tǒng)及方法。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種PWM變流器直流支撐電容剩余壽命在線監(jiān)測系統(tǒng)及方法，該在線監(jiān)測系統(tǒng)可以在PWM變流器正常運(yùn)行的情況下對直流側(cè)支撐電容剩余壽命進(jìn)行監(jiān)測，且無需改變電路拓?fù)浠蛘咝略鲇布O(shè)備。該系統(tǒng)真正意義上實(shí)現(xiàn)了電容剩余壽命的實(shí)時在線監(jiān)測；該系統(tǒng)僅利用PWM變流器系統(tǒng)中已存在的、用于系統(tǒng)控制策略的傳感器實(shí)現(xiàn)了電容等效參數(shù)的精確測量；該系統(tǒng)計算了用于預(yù)測電容剩余壽命的參數(shù)，參數(shù)包括等效電容值和等效串聯(lián)電阻值，因此適用于不同種類的支撐電容，如電解電容、薄膜電容等。

為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是：

一種PWM變流器直流支撐電容剩余壽命在線監(jiān)測系統(tǒng)，采用DSP+FPGA架構(gòu)，包括：核心板、底板、AD7656采樣模塊、W5300通信模塊和上位機(jī)；所述核心板包括DSP系統(tǒng)和FPGA最小系統(tǒng)；所述DSP系統(tǒng)包括：DSP最小系統(tǒng)和外掛儲存單元；所述外掛儲存單元包括：FLASH芯片和RAM芯片，所述AD7656采樣模塊包括3塊AD7656芯片和低通濾波器，所述W5300通信模塊包括WIZnet W5300芯片和以太網(wǎng)變壓器，

DSP芯片的數(shù)據(jù)地址總線、PWM輸出信號線、BOOT引導(dǎo)信號線、通用輸入輸出信號線均與FPGA芯片連接；DSP芯片的EM1CS2管腳與FLASH芯片連接，用于片選FLASH芯片；DSP芯片的EM1CS3管腳與RAM芯片連接，用于片選RAM芯片；DSP芯片的EM1OE管腳和EM1WE管腳分別與FLASH芯片的讀、寫管腳連接；DSP芯片的EM1OE管腳和EM1WE管腳分別與RAM芯片的讀、寫管腳連接；DSP芯片的19位地址總線和16位數(shù)據(jù)總線分別與FLASH芯片的地址管腳、數(shù)據(jù)管腳連接；DSP芯片的19位地址總線和16位數(shù)據(jù)總線分別與RAM芯片的地址管腳、數(shù)據(jù)管腳連接；

DSP芯片的EM1CS4管腳與WIZnet W5300芯片的管腳CS連接，DSP芯片的EM1OE管腳和EM1WE管腳分別與WIZnet W5300芯片的讀、寫管腳連接，DSP芯片的8位地址總線與WIZnetW5300芯片的地址線輸入管腳連接，DSP芯片的16位數(shù)據(jù)總線與WIZnet W5300芯片的數(shù)據(jù)輸入管腳連接；