[發明專利]改善尖端放電缺陷的方法及半導體器件的制造方法

有效

• 申請號: 201911047837.0
• 申請日: 2019-10-30
• 公開（公告）號: CN110767535B
• 公開（公告）日: 2022-04-05
• 發明（設計）人: 鄒文
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/06
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種改善尖端放電缺陷的方法，用于改善晶圓邊緣的尖端放電缺陷，其特征在于，包括：

提供晶圓結構，所述晶圓結構具有器件區和包圍所述器件區的邊緣區；

對所述邊緣區進行修整，以在所述邊緣區形成臺階，所述臺階的背向所述器件區的側壁以及所述側壁的頂部所連接的邊棱和所述側壁的底部所連接的邊棱區域存在缺陷；

形成圖案化的光刻膠層于所述晶圓結構上，所述圖案化的光刻膠層暴露出部分的所述器件區且至少覆蓋所述臺階的背向所述器件區的側壁以及所述側壁的頂部所連接的邊棱和所述側壁的底部所連接的邊棱；以及，

以所述圖案化的光刻膠層為掩膜，對所述晶圓結構進行刻蝕，刻蝕時的等離子體未與所述缺陷接觸，以避免在所述缺陷處產生尖端放電。

2.如權利要求1所述的改善尖端放電缺陷的方法，其特征在于，所述晶圓結構為一片晶圓，所述晶圓的邊緣區包括待修整且遠離所述器件區的外側區域以及被所述外側區域包圍在內且與所述器件區相接的內側區域，在形成所述圖案化的光刻膠層于所述晶圓上之前，先對所述晶圓的邊緣區的外側區域進行修整，以使得所述器件區和所述邊緣區的內側區域的頂面高于所述邊緣區的外側區域的頂面而構成臺階；或者，所述晶圓結構至少包括鍵合在一起的頂層晶圓和底層晶圓，在形成所述圖案化的光刻膠層于所述頂層晶圓上之前，先對所述頂層晶圓的邊緣區進行修整，且修整的深度至少達到所述頂層晶圓的底面，以使得所述頂層晶圓相對所述底層晶圓內縮而構成臺階。

3.如權利要求2所述的改善尖端放電缺陷的方法，其特征在于，形成所述圖案化的光刻膠層于所述晶圓結構上的步驟包括：

形成光刻膠層于所述晶圓結構上，所述光刻膠層覆蓋所述器件區和所述邊緣區；

對所述器件區上的所述光刻膠層進行曝光，且同時至少使覆蓋在所述邊緣區向外凸出的邊棱上的所述光刻膠層不被曝光；以及，

對所述光刻膠層進行顯影，以形成所述圖案化的光刻膠層。

4.如權利要求3所述的改善尖端放電缺陷的方法，其特征在于，在對所述光刻膠層進行曝光之前或之后，采用洗邊工藝去除所述臺階的所述側壁的底部所連接的部分邊棱上的所述光刻膠層。

5.如權利要求1所述的改善尖端放電缺陷的方法，其特征在于，所述圖案化的光刻膠層覆蓋在所述邊緣區上的部分為環形結構，所述環形結構的內圈和外圈的形狀包括圓形或鋸齒形。

6.如權利要求5所述的改善尖端放電缺陷的方法，其特征在于，所述環形結構的寬度等于所述晶圓結構和所述器件區的半徑之差乘以一預設的非曝光系數。

7.如權利要求6所述的改善尖端放電缺陷的方法，其特征在于，所述非曝光系數為5％～95％。

8.如權利要求1所述的改善尖端放電缺陷的方法，其特征在于，所述晶圓結構具有被掩埋在內的導電結構；以所述圖案化的光刻膠層為掩膜，對所述晶圓結構進行刻蝕后，在所述晶圓結構中形成暴露所述導電結構的通孔。

9.一種半導體器件的制造方法，其特征在于，包括：

提供一晶圓結構，所述晶圓結構具有被掩埋在內的導電結構；

采用權利要求1至8中任一項所述的改善尖端放電缺陷的方法，對所述晶圓結構進行刻蝕，以在所述晶圓結構中形成暴露所述導電結構的通孔；以及，

在所述通孔中填充導電材料，以形成接觸插塞。

10.如權利要求9所述的半導體器件的制造方法，其特征在于，還包括：在所述晶圓結構和所述接觸插塞上方形成金屬線，所述金屬線與所述接觸插塞電接觸。