[發明專利]存儲器控制器及操作存儲器控制器的方法

在審

• 申請號: 201911045446.5
• 申請日: 2019-10-30
• 公開（公告）號: CN111752857A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 韓承玉;鄭丞完
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 趙赫;王璇

本發明提供了一種存儲器控制器及操作存儲器控制器的方法。用于控制存儲數據的多個存儲器裝置的存儲器控制器可包括：主機接口，被配置成從主機接收請求和對應于該請求的邏輯地址；處理器，包括多個內核，每個內核被配置成從主機接口接收邏輯地址并生成映射信息，該映射信息指示邏輯地址和物理地址之間的映射關系；以及位圖存儲裝置，被配置成存儲位圖，該位圖指示先前接收的邏輯地址中的每一個被分配到多個內核中的哪個內核，其中主機接口基于位圖將邏輯地址分配到多個內核中的一個。

相關申請的交叉引用

本申請要求于2019年3月27日提交的申請號為10-2019-0035387的韓國專利申請的優先權，該韓國專利申請通過引用整體并入本文。

技術領域

本公開的各個實施例總體涉及一種電子裝置，且更特別地，涉及一種存儲器控制器及操作存儲器控制器的方法。

背景技術

存儲裝置在諸如計算機、智能電話或智能平板的主機的控制下存儲數據。根據存儲數據的裝置，存儲裝置的示例包括將數據存儲在磁盤中的硬盤驅動器(HDD)，以及將數據存儲在半導體存儲器，特別是非易失性存儲器中的固態驅動器(SSD)和存儲卡。

存儲裝置可包括存儲數據的存儲器裝置，以及控制數據在存儲器裝置中的存儲的存儲器控制器。這種存儲器裝置可被分類為易失性存儲器和非易失性存儲器。非易失性存儲器的代表性示例包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃速存儲器、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)以及鐵電RAM(FRAM)。

發明內容

本公開的各個實施例涉及一種向多個存儲器裝置更均勻或均等地分配或分布工作負載的存儲器控制器及操作該存儲器控制器的方法。

本公開的實施例可提供一種存儲器控制器，該存儲器控制器控制存儲數據的多個存儲器裝置。存儲器控制器可包括：主機接口，被配置成從主機接收請求和對應于該請求的邏輯地址；處理器，包括多個內核，每個內核被配置成從主機接口接收邏輯地址并生成映射信息，該映射信息指示邏輯地址和物理地址之間的映射關系；以及位圖存儲裝置，被配置成存儲位圖，該位圖指示先前接收的邏輯地址中的每一個被分配到多個內核中的哪個內核，其中主機接口基于位圖將邏輯地址分配到多個內核中的一個。

本公開的實施例可提供一種操作存儲器控制器的方法，該存儲器控制器包括多個內核，多個內核控制存儲數據的多個存儲器裝置。該方法可包括：從主機接收請求和對應于該請求的邏輯地址；參考位圖，該位圖指示先前接收的邏輯地址中的每一個被分配到多個內核中的哪個內核；并且基于該位圖來將所接收的邏輯地址分配到多個內核中的一個。

本公開的實施例可提供一種操作存儲器控制器的方法，該存儲器控制器包括多個內核，多個內核控制存儲數據的多個存儲器裝置。該方法可包括：在多個存儲器裝置中包括的多個存儲塊之中，確定待執行垃圾收集的犧牲存儲塊；參考位圖，該位圖指示先前接收的邏輯地址中的每一個被分配到多個內核中的哪個內核；并且基于該位圖，在多個內核之中分配分別對應于犧牲存儲塊的物理地址的邏輯地址。

本公開的實施例可提供一種控制器。存儲器控制器可包括：多個內核，每個內核被配置成基于被分配到每個內核的一個或多個邏輯地址來控制相應的存儲器裝置組執行操作；存儲裝置，被配置成存儲分配狀態信息，分配狀態信息指示被分配到各個內核的邏輯地址的數量；以及分配模塊，被配置成通過基于分配狀態信息將邏輯地址順序地分配到內核來控制邏輯地址的分配，使得分配到各個內核的邏輯地址的數量收斂于分配比率。

附圖說明

圖1是示出存儲裝置的框圖。

圖2是示出將邏輯塊地址分配到多個內核的常規方法的示圖。

圖3是示出圖1的存儲器控制器的配置的示圖。