[發(fā)明專利]一種高速并行信號(hào)處理方法與裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201911045093.9
• 申請(qǐng)日: 2019-10-30
• 公開（公告）號(hào): CN110808743B
• 公開（公告）日: 2020-11-06
• 發(fā)明（設(shè)計(jì)）人: 徐強(qiáng);邵猛;劉穎;唐友喜
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H04B1/00
• 分類號(hào): H04B1/00;H04L25/03
• 代理公司: 成都巾幗知識(shí)產(chǎn)權(quán)代理有限公司 51260
• 代理人: 邢偉

本發(fā)明公開了一種高速并行信號(hào)處理方法與裝置，包括所述數(shù)據(jù)發(fā)送步驟S1：S101.信源產(chǎn)生N路基帶數(shù)字信號(hào)；S102.發(fā)送端數(shù)字域基帶信號(hào)處理模塊對(duì)N路基帶數(shù)字信號(hào)進(jìn)行處理，得到N組數(shù)據(jù)；S103.對(duì)各組數(shù)據(jù)進(jìn)行緩存和數(shù)據(jù)轉(zhuǎn)換處理；S104.利用N通道DAC將轉(zhuǎn)換處理后的各組數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，并以不同的相位通過信號(hào)發(fā)送模塊進(jìn)行發(fā)送；數(shù)據(jù)接收步驟S2包括：S201.由N通道ADC將接收到的數(shù)據(jù)進(jìn)行模數(shù)轉(zhuǎn)換，并傳輸給接收端數(shù)據(jù)緩存轉(zhuǎn)換模塊；S202.接收端數(shù)據(jù)緩存轉(zhuǎn)換模塊對(duì)接收到數(shù)據(jù)進(jìn)行緩存和轉(zhuǎn)換處理；S203.接收端數(shù)字域基帶信號(hào)處理模塊對(duì)轉(zhuǎn)換處理后的數(shù)據(jù)進(jìn)行處理，得到N路基帶信號(hào)傳輸給信宿。本發(fā)明的各通道獨(dú)立進(jìn)行數(shù)據(jù)的處理，不受其他通道的影響，降低了處理的復(fù)雜度。

技術(shù)領(lǐng)域

本發(fā)明涉及并行信號(hào)處理，特別是涉及一種高速并行信號(hào)處理方法與裝置。

背景技術(shù)

隨著低頻段頻譜資源的逐步耗盡，無線通信的工作頻段正向太赫茲頻段發(fā)展，通信速率越來越高。因此要求數(shù)字基帶系統(tǒng)產(chǎn)生更大帶寬、更高階調(diào)制的信號(hào)，承載更高的數(shù)據(jù)量。受到系統(tǒng)核心(如FPGA)的工作頻率的限制，高速信號(hào)的處理多采用多通道并行處理的方式。

但是，就目前而言，傳統(tǒng)的并行信號(hào)處理方法復(fù)雜度較高，每個(gè)通道信號(hào)的處理受到其他通道的影響，這就給并行信號(hào)的傳輸、處理帶來了諸多不便。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種高速并行信號(hào)處理方法與裝置，各通道獨(dú)立進(jìn)行數(shù)據(jù)的處理，不受其他通道的影響，降低了處理的復(fù)雜度。

本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的：一種高速并行信號(hào)處理方法，包括數(shù)據(jù)發(fā)送步驟S1和數(shù)據(jù)接收步驟S2：

所述數(shù)據(jù)發(fā)送步驟S1包括：

S101.信源產(chǎn)生N路基帶數(shù)字信號(hào)x₁(n),x₂(n),...,x_N(n)，傳輸給發(fā)送端數(shù)字域基帶信號(hào)處理模塊，每路信號(hào)均包含n個(gè)數(shù)據(jù),其中n＞＞N且n為N的整數(shù)倍；

S102.利用發(fā)送端數(shù)字域基帶信號(hào)處理模塊對(duì)N路基帶數(shù)字信號(hào)x₁(n),x₂(n),...,x_N(n)進(jìn)行處理，得到N路數(shù)據(jù)y₁(1),y₁(2),...,y₁(n)、y₂(1),y₂(2),...,y₂(n)、…、y_N(1),y_N(2),...,y_N(n)傳輸給發(fā)送端數(shù)據(jù)緩存轉(zhuǎn)換模塊；

S103.利用發(fā)送端數(shù)據(jù)緩存轉(zhuǎn)換模塊對(duì)接收到的各路數(shù)據(jù)進(jìn)行緩存和數(shù)據(jù)轉(zhuǎn)換處理，并將處理結(jié)果傳輸給N通道DAC；

S104.利用N通道DAC將接收到的各組數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換后，將轉(zhuǎn)換得到的數(shù)據(jù)以不同的相位，通過信號(hào)發(fā)送模塊進(jìn)行發(fā)送；

所述數(shù)據(jù)接收步驟S2包括：

S201.通過信號(hào)接收模塊對(duì)發(fā)送端發(fā)送的數(shù)據(jù)進(jìn)行接收，由N通道ADC將接收到的數(shù)據(jù)進(jìn)行模數(shù)轉(zhuǎn)換，并傳輸給接收端數(shù)據(jù)緩存轉(zhuǎn)換模塊；

S202.接收端數(shù)據(jù)緩存轉(zhuǎn)換模塊對(duì)接收到數(shù)據(jù)進(jìn)行緩存和轉(zhuǎn)換處理，并將處理結(jié)果傳輸給接收端數(shù)字域基帶信號(hào)處理模塊；

S203.接收端數(shù)字域基帶信號(hào)處理模塊對(duì)接收到的數(shù)據(jù)進(jìn)行處理，得到N路基帶信號(hào)傳輸給信宿。