[發明專利]錯誤校正解碼器

在審

• 申請號: 201911044950.3
• 申請日: 2019-10-30
• 公開（公告）號: CN111756385A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 趙明珍;金大成;成玩濟
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;趙永莉

本申請涉及一種錯誤校正解碼器并且描述了用于錯誤校正的裝置和方法。示例性錯誤校正解碼器包括：映射器，被配置成基于對應于第一碼字的第一組讀取值來生成第一組對數似然比(LLR)值；第一緩沖器，聯接到映射器，被配置成存儲從映射器接收的第一組LLR值；以及節點處理器，聯接到第一緩沖器，被配置成使用從第一緩沖器接收的第一組LLR值來執行第一錯誤校正解碼操作，其中第一錯誤校正解碼操作的第一迭代包括避免更新一個或多個變量節點的值，并且使用奇偶校驗矩陣和第一緩沖器中存儲的第一組LLR值的符號位來執行校正子校驗。

相關申請的交叉引用

本專利文件要求于2019年3月27日提交的申請號為10-2019-0035392的韓國專利申請的優先權和權益，該韓國專利申請通過引用整體并入本文以用于所有目的。

技術領域

本公開的各個實施例總體涉及一種錯誤校正解碼器，且更特別地，涉及一種使用迭代解碼方案的錯誤校正解碼器。

背景技術

存儲器系統可存儲由外部裝置提供的數據，并且可將所存儲的數據提供到外部裝置。存儲器系統可包括錯誤校正電路，以保證數據的可靠性。錯誤校正電路可使用錯誤校正碼來執行錯誤校正編碼和錯誤校正解碼。

低密度奇偶校驗(LDPC)碼是強錯誤校正碼的示例。LDPC的有效性源于LDPC迭代解碼方案的特性，在LDPC迭代解碼方案中，隨著代碼長度增加，每位的錯誤校正能力增加，而每位的計算復雜度保持不變。

發明內容

本公開的各個實施例涉及一種能夠減少錯誤校正解碼所需的緩沖器數量的錯誤校正解碼器。

本公開的實施例可提供一種錯誤校正解碼器。該錯誤校正解碼器可包括：映射器，被配置成基于對應于第一碼字的第一組讀取值來生成第一組對數似然比(LLR)值；第一緩沖器，聯接到映射器，被配置成存儲從映射器接收的第一組LLR值；以及節點處理器，聯接到第一緩沖器，被配置成使用從第一緩沖器接收的第一組LLR值來執行第一錯誤校正解碼操作，其中第一錯誤校正解碼操作的第一迭代包括避免更新一個或多個變量節點的值，并且使用奇偶校驗矩陣和第一緩沖器中存儲的第一組LLR值的符號位來執行校正子校驗。

本公開的另一實施例可提供一種錯誤校正解碼方法。該錯誤校正解碼方法可包括：基于對應于第一碼字的第一組讀取值來生成第一組對數似然比(LLR)值；將第一組LLR值存儲在第一緩沖器中；并且使用第一組LLR值來執行第一錯誤校正解碼操作，其中第一錯誤校正解碼操作的第一迭代包括避免更新一個或多個變量節點的值，并且使用奇偶校驗矩陣和第一緩沖器中存儲的第一組LLR值的符號位來執行校正子校驗。

附圖說明

圖1是示出根據本公開的實施例的錯誤校正電路的示圖。

圖2是示出奇偶校驗矩陣的示例示圖。

圖3是示出作為Tanner圖的圖2的奇偶校驗矩陣的示圖。

圖4是示出使用圖2的奇偶校驗矩陣來計算校正子向量的示例示圖。

圖5是示出在硬判決解碼中使用一個讀取值來生成初始軟值的過程的示例示圖。

圖6是示出在軟判決解碼中使用g個讀取值來生成初始軟值的過程的示例示圖。

圖7是查找表的示例。

圖8A至圖8D是示出列分層方案的示例示圖。

圖9是示出根據本公開的實施例的錯誤校正解碼器的示例示圖。

圖10是示出根據本公開的實施例的存儲器系統的示圖。

圖11是示出根據本公開的實施例的存儲器裝置的示圖。

圖12是示出存儲塊的示例示圖。