[發明專利]半導體裝置的制造方法

在審

• 申請號: 201911044191.0
• 申請日: 2019-10-30
• 公開（公告）號: CN111128891A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 邱士權;張家豪;游家權;林天祿;林佑明;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 張福根;付文川

一種半導體裝置的制造方法，此方法包含在鰭上外延成長源極/漏極部件，在外延源極/漏極部件上方形成硅化物層，在硅化物層上形成晶種金屬層，使用由下而上成長方法在晶種金屬層上方形成接觸金屬層，以及在接觸金屬層上方沉積填充金屬層。

技術領域

本發明實施例系有關于半導體技術，且特別是有關于半導體裝置的制造方法。

背景技術

半導體集成電路(integrated circuit，IC)工業已經歷了快速成長。在集成電路材料和設計上的技術進步產生了數代集成電路，每一代都比前一代具有更小且更復雜的電路。然而，這些進步也增加了加工及制造集成電路的復雜性，且為了實現這些進步，需要在集成電路的加工和制造中進行相似的發展。在集成電路的發展史中，功能密度(即每一晶片區互連的裝置數目)增加，同時幾何尺寸(即制造過程中所產生的最小的組件)縮小。

舉例來說，隨著部件尺寸持續縮小，各種元件等級金屬接點的制造變得更具挑戰性。在較小的長度規模中，金屬接點需進入小的空間中，同時將接觸電阻最小化。雖然元件尺寸接點的現有形成方法一般為適用的，但是這些方法在各方面并非完全地令人滿意。

發明內容

在一些實施例中，提供半導體裝置的制造方法，此方法包含在鰭上外延成長源極/漏極部件；在源極/漏極部件上方形成硅化物層；在硅化物層上形成晶種金屬層；使用由下而上成長方法在晶種金屬層上方形成接觸金屬層；以及在接觸金屬層上方沉積填充金屬層。

在一些其他實施例中，提供半導體裝置，半導體裝置包含鰭，設置于基底上；第一金屬柵極堆疊物及第二金屬柵極堆疊物，設置于鰭上；第一間隙壁及第二間隙壁，分別設置于第一金屬柵極堆疊物及第二金屬柵極堆疊物的側壁上；源極/漏極部件，設置于鰭上且在第一金屬柵極堆疊物與第二金屬柵極堆疊物之間；硅化物層，設置于源極/漏極部件上方；晶種金屬層，設置于硅化物層上；以及由下而上金屬層，設置于晶種金屬層上方且在第一間隙壁與第二間隙壁之間，其中由下而上金屬層直接接觸第一間隙壁及第二間隙壁。

在另外一些實施例中，提供半導體裝置，半導體裝置包含鰭，設置于基底上；第一金屬柵極堆疊物及第二金屬柵極堆疊物，設置于鰭上；第一間隙壁及第二間隙壁，分別設置于第一金屬柵極堆疊物及第二金屬柵極堆疊物的側壁上；源極/漏極部件，設置于鰭上且在第一金屬柵極堆疊物與第二金屬柵極堆疊物之間；以及接觸部件，位于源極/漏極部件上，其中接觸部件更包含硅化物層，設置于源極/漏極部件上方；第一金屬的晶種金屬層，設置于硅化物層上；以及第二金屬的由下而上金屬層，設置于晶種金屬層上方且在第一間隙壁與第二間隙壁之間，其中第二金屬在組成中不同于第一金屬。

附圖說明

根據以下的詳細說明并配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件并未必按照比例繪制。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。

圖1為鰭式場效電晶體(fin field effect transistor，FinFET)裝置的范例的透視圖。

圖2顯示依據本發明各種實施例的鰭式場效電晶體裝置的制造方法的流程圖。

圖3A、3B、3C、3D及3E為依據本發明各種實施例的鰭式場效電晶體裝置的各個制造階段的X切面的局部剖面示意圖。圖3F和3G分別為圖3E顯示的鰭式場效電晶體裝置的局部上視圖和Y切面的局部剖面示意圖。

圖4A、4B、4C、4D及4E為依據本發明各種實施例的另一鰭式場效電晶體裝置的各個制造階段的X切面的局部剖面示意圖。圖4F和4G分別為圖4E顯示的鰭式場效電晶體裝置的局部上視圖和Y切面的局部剖面示意圖。

圖5A、5B、5C、5D及5E為依據本發明各種實施例的另一鰭式場效電晶體裝置的各個制造階段的X切面的局部剖面示意圖。圖5F和5G分別為圖5E顯示的鰭式場效電晶體裝置的局部上視圖和Y切面的局部剖面示意圖。