[發(fā)明專利]一種FPGA白盒測(cè)試平臺(tái)

在審

• 申請(qǐng)?zhí)枺?/td>: 201911038324.3
• 申請(qǐng)日: 2019-10-29
• 公開（公告）號(hào): CN110750462A
• 公開（公告）日: 2020-02-04
• 發(fā)明（設(shè)計(jì)）人: 劉升;周冠楠;李靜;王文宇
• 申請(qǐng)（專利權(quán)）人: 西安奇維科技有限公司
• 主分類號(hào): G06F11/36
• 分類號(hào): G06F11/36;G06F8/41;G06F30/343;G06F9/451
• 代理公司: 61220 西安億諾專利代理有限公司
• 代理人: 李永剛

本發(fā)明所述FPGA白盒測(cè)試平臺(tái)，屬于FPGA白盒測(cè)試領(lǐng)域，包括控制模塊、存儲(chǔ)模塊和測(cè)試執(zhí)行模塊；采用統(tǒng)一的模塊結(jié)構(gòu)，各模塊之間相互關(guān)聯(lián)，存放的自動(dòng)化腳本具有通用性、易用性的特點(diǎn)。在測(cè)試過程中，測(cè)試人員只需進(jìn)入到不同的目錄下，運(yùn)行腳本，便可執(zhí)行測(cè)試，減少了每次測(cè)試時(shí)的“重復(fù)工作”。有效避免了測(cè)試過程中不同測(cè)試人員搭建的測(cè)試環(huán)境的“不統(tǒng)一性”，方便評(píng)審人員對(duì)測(cè)試人員的測(cè)試工作進(jìn)行檢視，測(cè)試環(huán)境中集成了許多自動(dòng)化腳本，減少人工操作，節(jié)約了測(cè)試時(shí)間。

技術(shù)領(lǐng)域

本發(fā)明屬于FPGA白盒測(cè)試領(lǐng)域，具體涉及一種FPGA白盒測(cè)試平臺(tái)。

背景技術(shù)

隨著FPGA在各大領(lǐng)域中的廣泛應(yīng)用，以及各行業(yè)對(duì)FPGA軟件的可靠性要求越來越嚴(yán)格，通過FPGA測(cè)試查找FPGA軟件的缺陷越來越重要。但是目前大多FPGA的測(cè)試過程中，針對(duì)不同的FPGA相應(yīng)的測(cè)試人員需要重復(fù)搭建用于測(cè)試的平臺(tái)，且由于工作經(jīng)驗(yàn)及搭建環(huán)境的不同，不同的測(cè)試人員所搭建的測(cè)試環(huán)境不具有統(tǒng)一性，影響測(cè)試結(jié)果，且不便于評(píng)審人員對(duì)測(cè)試人員的測(cè)試工作進(jìn)行檢視，效率較低。

發(fā)明內(nèi)容

本發(fā)明旨在解決上述問題，提供一種標(biāo)準(zhǔn)化、自動(dòng)化的FPGA白盒測(cè)試平臺(tái)。

本發(fā)明所述FPGA白盒測(cè)試平臺(tái)，包括控制模塊、存儲(chǔ)模塊和測(cè)試執(zhí)行模塊；所述存儲(chǔ)模塊和測(cè)試執(zhí)行模塊均與控制模塊相互連接；

所述控制模塊用于存儲(chǔ)模塊與測(cè)試執(zhí)行模塊之間的數(shù)據(jù)交互與處理；

所述存儲(chǔ)模塊包括自動(dòng)化腳本模塊、設(shè)計(jì)代碼存放模塊、仿真模型存放模塊、庫文件存放模塊、網(wǎng)表文件存放模塊和測(cè)試代碼存放模塊；

所述自動(dòng)化腳本模塊用于存放自動(dòng)化腳本，生成存放自動(dòng)化腳本目錄；在功能仿真、門級(jí)仿真、時(shí)序仿真過程中自動(dòng)生成文件列表；只要將源代碼放到指定的位置，在測(cè)試過程中文件列表會(huì)自動(dòng)生成，節(jié)省測(cè)試人員手動(dòng)編寫文件列表的時(shí)間。

所述設(shè)計(jì)代碼存放模塊用于存放相應(yīng)編碼語言的代碼文件，生成設(shè)計(jì)代碼存放目錄；

所述仿真模型存放模塊用于存放測(cè)試需要的仿真模型，生成存放測(cè)試需要的仿真模型目錄；仿真模型包括比如eeprom模型、DDR模型，仿真模型一般廠家提供，單獨(dú)存放即區(qū)別設(shè)計(jì)代碼和測(cè)試代碼，又方便查找。

所述庫文件存放模塊用于存放仿真庫文件、靜態(tài)時(shí)序分析庫文件、邏輯等效性檢查庫文件，生成庫文件存放目錄；

所述網(wǎng)表文件存放模塊用于存放網(wǎng)表文件、延遲文件，生成網(wǎng)表文件存放目錄；

所述測(cè)試代碼存放模塊用于存放測(cè)試文件，生成測(cè)試代碼存放目錄；

所述測(cè)試執(zhí)行模塊包括編碼規(guī)則檢測(cè)模塊、跨時(shí)鐘域檢測(cè)模塊、邏輯等效檢測(cè)模塊、靜態(tài)時(shí)序分析模塊和仿真模塊；

所述編碼規(guī)則檢測(cè)模塊用于存放編碼規(guī)則的執(zhí)行腳本，生成編碼規(guī)則檢查執(zhí)行目錄；

所述跨時(shí)鐘域檢測(cè)模塊用于存放跨時(shí)鐘域檢查的執(zhí)行腳本，生成跨時(shí)鐘域檢查執(zhí)行目錄；

所述邏輯等效檢測(cè)模塊用于存放邏輯等效性檢查的執(zhí)行腳本，生成邏輯等效性檢查執(zhí)行目錄；

所述靜態(tài)時(shí)序分析模塊用于存放靜態(tài)時(shí)序分析的執(zhí)行腳本，生成靜態(tài)時(shí)序分析執(zhí)行目錄；

所述仿真模塊用于存放仿真的腳本，生成仿真執(zhí)行目錄。

進(jìn)一步，本發(fā)明所述FPGA白盒測(cè)試平臺(tái)，所述庫文件存放目錄包括用于存放功能仿真庫、門級(jí)仿真庫和時(shí)序仿真庫的子目錄；用存放邏輯等效性檢查庫的子目錄；和用于存放靜態(tài)時(shí)序分析庫的子目錄。

進(jìn)一步，本發(fā)明所述FPGA白盒測(cè)試平臺(tái)，所述網(wǎng)表文件存放目錄包括用于存放布局布線后的網(wǎng)表文件以及延遲文件的子目錄；用于存放綜合后的網(wǎng)表文件的子目錄。