[發明專利]通信系統以及運作方法

在審

• 申請號: 201911038265.X
• 申請日: 2019-10-29
• 公開（公告）號: CN112749021A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 徐輔擎
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F9/54
• 分類號: G06F9/54;G06F13/16;H04B3/02
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 劉彬

本公開涉及通信系統以及運作方法。一種通信系統包含一物理層電路、一鏈路層電路、一傳輸層電路以及一內存電路。物理層電路耦接一第一儲存電路。鏈路層電路耦接物理層電路。傳輸層電路耦接一第二儲存電路。內存電路耦接于鏈路層電路與傳輸層電路之間。內存電路包含一內存。內存用以受控以選擇性地將第二儲存電路的數據傳輸給第一儲存電路或將第一儲存電路的數據給第二儲存電路。

技術領域

本申請中所述實施例內容是有關于一種通信架構，特別關于一種通信系統以及運作方法。

背景技術

借由通信技術，兩裝置之間可進行信號傳輸。然而，在一些相關技術中，通信系統采用多個內存進行傳輸程序以及接收程序。據此，電路面積以及成本會較高。

發明內容

本申請之一些實施方式是關于一種適用于串行高技術組態總線的通信系統。通信系統包含一物理層電路、一鏈路層電路、一傳輸層電路以及一內存電路。物理層電路用以耦接一第一儲存電路。鏈路層電路耦接物理層電路。傳輸層電路用以耦接一第二儲存電路。內存電路耦接于鏈路層電路與傳輸層電路之間。內存電路包含一內存。內存用以受控以選擇性地將第二儲存電路的數據傳輸給第一儲存電路或將第一儲存電路的數據傳輸給第二儲存電路。

本申請之一些實施方式是關于一種通信系統的運作方法。通信系統適用于串行高技術組態總線。運作方法包含：借由一內存存取電路產生一選擇信號，其中選擇信號具有一第一狀態或一第二狀態；當選擇信號具有第二狀態時，借由一內存電路的一內存將一第一儲存電路的數據傳輸給一第二儲存電路；以及當選擇信號具有第一狀態時，借由內存將第二儲存電路的數據傳輸給第一儲存電路。

綜上所述，本申請的通信系統可利用單個內存實現傳輸程序以及接收程序，以減少電路面積以及降低成本。

附圖說明

為讓本申請之上述和其他目的、特征、優點與實施例能夠更明顯易懂，所附圖式之說明如下：

圖1是依照本申請一些實施例所示出之一通信系統的示意圖；

圖2是依照本申請一些實施例所示出之圖1的鏈路層電路、內存電路、傳輸層電路以及內存存取電路的示意圖；以及

圖3是依照本申請一些實施例所示出之一通信系統的運作方法的流程圖。

具體實施方式

在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指兩個或多個組件相互配合或相互互動。

參考圖1。圖1是依照本申請一些實施例所示出之通信系統100的示意圖。在一些實施例中，通信系統100是應用于串行高技術組態(Serial Advanced TechnologyAttachment，SATA)總線技術，但本申請不以此為限。

以圖1標例而言，通信系統100包含物理層電路110、鏈路層電路120、內存電路130、傳輸層電路140、內存存取電路150、總線接口160以及緩存器170。

物理層電路110用以耦接儲存電路SC1。在一些實施例中，儲存電路SC1為硬盤，但本申請不以此為限。鏈路層電路120通過兩物理層接口PHY_IF耦接物理層電路110。內存電路130耦接于鏈路層電路120與傳輸層電路140之間。傳輸層電路140耦接內存存取電路150。在一些實施例中，內存存取電路150是以直接內存訪問(Direct Memory Access，DMA)控制器電路實現，但本申請不以此為限。內存存取電路150耦接內存電路130。內存存取電路150通過內存存取接口DMA_IF耦接總線接口160。總線接口160通過緩存器接口REG_IF耦接緩存器170。總線接口160用以耦接儲存電路SC2。在一些實施例中，儲存電路SC2為動態隨機存取內存(Dynamic Random Access Memory，DRAM)或閃存，但本申請不以此些為限。