[發明專利]溝槽型場效應晶體管結構及其制備方法

在審

• 申請號: 201911038094.0
• 申請日: 2019-10-29
• 公開（公告）號: CN112750897A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 陳雪萌;王艷穎;楊林森
• 申請（專利權）人: 華潤微電子（重慶）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L29/78
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種溝槽型場效應晶體管及制備方法，制備方法包括：提供襯底，形成外延層；形成第一器件溝槽；形成側壁氧化層；基于側壁氧化層對外延層刻蝕形成第二器件溝槽；去除側壁氧化層形成柵介質層、柵極層、體區；于第一器件溝槽中填充遮蔽介質層，基于遮蔽介質層形成源區和自對準的源極接觸孔；形成源極電極結構和下電極結構。本發明在形成柵極溝槽刻蝕時，先形成開口較大的第一器件溝槽，并繼續刻蝕形成了開口較小的第二器件溝槽，在第一器件溝槽中形成遮蔽介質層，通過工藝設計在器件的有源區形成自對準的源極接觸孔，元胞的橫向尺寸可以減小，從而可以增加器件的元胞密度，降低器件的導通電阻，適用于溝槽型MOSFET、溝槽型IGBT等溝槽型器件。

技術領域

本發明涉及集成電路設計及制造技術領域，特別是涉及一種溝槽型場效應晶體管結構及其制備方法。

背景技術

溝槽型器件作為一種重要的功率器件具有很廣泛的應有,其具有較低的導通電阻低、較快的開關速度和良好的抗雪崩沖擊能力等。節能減排及市場競爭的要求在保證器件其它性能參數不變的條件下，進一步降低器件的導通電阻。眾所周知,減小溝槽型器件元胞的橫向間距，增加元胞密度是一種很有效的降低源漏極導通電阻的方法。然而，受光刻機臺和刻蝕機臺的能力限制，元胞的橫向間距不可能一直減小下去。

因此，如何提供一種溝槽型場效應晶體管結構及其制備方法，以解決現有技術中的上述問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種溝槽型場效應晶體管結構及其制備方法，用于解決現有技術中受光刻機臺和刻蝕機臺的能力限制元胞的橫向間距難以繼續減小，器件導通電阻難以繼續降低等問題。

為實現上述目的及其他相關目的，本發明提供一種溝槽型場效應晶體管結構的制備方法，所述制備方法包括如下步驟：

提供第一摻雜類型的襯底，并于所述襯底上形成所述第一摻雜類型的外延層；

于所述外延層中形成若干個第一器件溝槽；

于所述第一器件溝槽的側壁形成側壁氧化層；

基于所述側壁氧化層對所述外延層進行刻蝕，以形成與所述第一器件溝槽連通的第二器件溝槽，且所述第二器件溝槽的寬度小于所述第一器件溝槽的寬度；

去除所述側壁氧化層以顯露所述第一器件溝槽及所述第二器件溝槽，對應的所述第一器件溝槽及所述第二器件溝槽構成柵極溝槽；

至少于所述第二器件溝槽的內壁形成柵介質層，并于所述柵介質層表面形成柵極層，所述柵極層填充所述第二器件溝槽中；

于所述外延層中形成第二摻雜類型的體區，所述體區位于相鄰的所述柵極溝槽之間；

于所述第一器件溝槽中填充遮蔽介質層，并基于所述遮蔽介質層于所述體區中形成源區，所述源區鄰接所述柵極溝槽；

基于所述遮蔽介質層于所述外延層中形成自對準的源極接觸孔，所述源極接觸孔貫穿所述源區至所述體區，并顯露所述體區；以及

至少于所述源極接觸孔中填充導電材料層以形成源極電極結構，并于所述襯底遠離所述外延層的一側形成與所述襯底電連接的下電極結構。

可選地，所述的于所述外延層中形成若干個第一器件溝槽，還包括：

于所述外延層表面形成掩膜材料層，其中，所述掩膜材料層包括氧化硅層，所述掩膜材料層的厚度范圍為8000埃至15000埃；

基于第一光刻版對所述掩膜材料層進行圖形化以形成第一掩膜，所述第一掩膜定義出待形成的所述第一器件溝槽；以及

基于所述第一掩膜對所述外延層進行刻蝕以于所述外延層中形成所述第一器件溝槽，其中，所述第一器件溝槽的寬度范圍為0.2微米至0.4微米，所述第一器件溝槽的深度范圍為0.2微米至0.4微米。