[發明專利]存儲器裝置

在審

• 申請號: 201911036504.8
• 申請日: 2019-10-29
• 公開（公告）號: CN111105830A
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 藤原英弘;潘顯裕;林志宇;陳炎輝;野口纮希;趙威丞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/24
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 薛恒;王琳

本揭露提供一種存儲器裝置。存儲器裝置包括移位寄存器，其具有布置在多個行和多個列的矩陣中的多個移位寄存器。多個行中的每一個包括第一多個移位寄存器，且多個列中的每一個包括第二多個移位寄存器。多個行中的每一個與讀取字線和寫入字線相關聯。多個行中的每一個與數據輸入線和數據輸出線相關聯。多個移位陣列中的每一個包括靜態隨機存取存儲器。

技術領域

本揭露涉及一種存儲器裝置。

背景技術

通常，人工智能(artificial intelligence，AI)通過機械學習方法的改進來驅動。一般使用多個處理器并行地執行機器學習算法的邏輯算法。舉例來說，機器學習中的訓練過程包含矩陣乘法，其為由多個處理器并行執行的簡單但廣泛的任務。這些處理器中的每一個使用例如移位寄存器的存儲器來存儲用于執行邏輯算法的數據。舉例來說，這些存儲器為數據觸發器或靜態隨機存取存儲器。然而，數據觸發器的單元大小通常較大，且用以操作這些數據觸發器的時鐘消耗相對大量的電力。此外，靜態隨機存取存儲器裝置也占據相當大的空間。

發明內容

本揭露的存儲器裝置包括移位寄存器陣列。移位寄存器陣列包括布置在多個行和多個列的矩陣中的多個移位寄存器。所述多個行中的每一個包括第一多個移位寄存器，且所述多個列中的每一個包括第二多個移位寄存器。所述多個行中的每一個與讀取字線和寫入字線相關聯。所述多個行中的每一個與數據輸入線和數據輸出線相關聯。所述多個移位寄存器中的每一個包括靜態隨機存取存儲器。

本揭露的存儲器裝置包括移位寄存器陣列以及驅動電路。移位寄存器陣列包括多個行和多個列。所述多個行中的每一個與讀取字線和寫入字線相關聯。驅動電路包括第一多個觸發器的第一級聯和第二多個觸發器的第二級聯。第一級聯被操作以激活所述多個行中的所選擇行的寫入字線。第二級聯被操作以激活所述多個行中的所選擇行的讀取字線。

本揭露的用于操作存儲器裝置的方法：提供包括多個讀取字線、多個寫入字線的移位寄存器陣列，其中所述多個讀取字線中的每一個和所述多個寫入字線中的每一個連接到移位寄存器陣列中的一行移位寄存器；接收第一寫入時鐘信號和寫入啟用信號；響應于第一寫入時鐘信號和寫入啟用信號而產生第二寫入時鐘信號；基于第二寫入時鐘信號而激活所述多個寫入字線中的一個；接收第一讀取時鐘信號和讀取啟用信號；響應于第一讀取時鐘信號和讀取啟用信號而產生第二讀取時鐘信號；以及基于第二讀取時鐘信號而激活所述多個字線的讀取字線。

附圖說明

當結合附圖閱讀時，從以下詳細描述最好地理解本揭露的各方面。應注意，根據業界中的標準慣例，各個特征未按比例繪制。實際上，為論述清楚起見，可以任意增大或減小各種特征的尺寸。

圖1描繪根據一些實施例的實例存儲器裝置。

圖2A描繪根據一些實施例實例12T單元。

圖2B描繪根據一些實施例實例10T單元。

圖2C是根據一些實施例的存儲設備的輸入電路的示例共享的示意圖。

圖3描繪根據一些實施例的具有共享時鐘端子和一個輸出的實例D型觸發器。

圖4A描繪根據一些實施例的存儲器裝置中的讀取操作的實例時序圖。

圖4B描繪根據一些實施例的存儲器裝置中的寫入操作的實例時序圖。

圖4C描繪根據一些實施例的存儲器裝置的第一時鐘電路和第二時鐘電路的實例時序圖。

圖5示出根據一些實施例的用于提供存儲器裝置的實例方法。

附圖標號說明

100：存儲器裝置；

102：移位寄存器陣列；