[發明專利]半導體器件中接觸孔的制作方法及半導體器件

有效

• 申請號: 201911036228.5
• 申請日: 2019-10-29
• 公開（公告）號: CN112750754B
• 公開（公告）日: 2022-09-27
• 發明（設計）人: 徐朋輝;吳公一
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8242;H01L23/538;H01L27/108
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 虞凌霄

本申請涉及一種半導體器件中接觸孔的制作方法及半導體器件；其中，半導體器件中接觸孔的制作方法，包括步驟：在接觸孔內或接觸孔底部的結構上形成接觸主體層和接觸輔助層，接觸主體層和接觸輔助層的材料不相同；刻蝕接觸主體層和接觸輔助層，刻蝕后剩余的接觸主體層表面和接觸輔助層表面作為第一界面，從而使得刻蝕后接觸主體層具有與刻蝕后接觸輔助層不同的高度，得到凹凸不平的第一界面；向接觸孔內填充導電材料，接觸孔內導電材料的底部形成與第一界面相匹配的輪廓。本申請能夠增大接觸孔內導電材料與接觸層之間的粘聚力，提高器件性能。

技術領域

本申請涉及半導體器件及制造領域，特別是涉及一種半導體器件中接觸孔的制作方法及半導體器件。

背景技術

動態隨機存儲器(英文：Dynamic Random Access Memory，簡稱：DRAM)是一種廣泛應用多計算機系統的半導體存儲器。隨著半導體集成電路器件特征尺寸的不斷縮小，DRAM的關鍵尺寸也越來越小，難度也越來越大，并且易失性存儲器被廣泛應用于個人電腦及消費性電子產品中。

在實現過程中，發明人發現傳統技術中至少存在如下問題：隨著DRAM制程技術來到20nm左右，而接觸孔的尺寸也到了30nm左右，RC(電阻-電容)信號延遲變得嚴重。

發明內容

基于此，有必要針對目前需要解決RC信號延遲嚴重的技術問題，提供一種半導體器件中接觸孔的制作方法及半導體器件。

為解決上述問題，本申請提出一種技術方案：一種半導體器件中接觸孔的制作方法，包括步驟：

在接觸孔內或接觸孔底部的結構上形成接觸主體層和接觸輔助層，接觸主體層和接觸輔助層的材料不相同；

刻蝕接觸主體層和接觸輔助層，刻蝕后剩余的接觸主體層表面和接觸輔助層表面作為第一界面，接觸主體層與接觸輔助層的刻蝕速率不同，從而使得刻蝕后接觸主體層具有與刻蝕后接觸輔助層不同的高度，得到凹凸不平的第一界面；

向接觸孔內填充導電材料，接觸孔內導電材料的底部形成與第一界面相匹配的輪廓。

上述半導體器件中接觸孔的制作方法，通過對接觸主體層和接觸輔助層的材料具有不同的刻蝕速率，形成凹凸不平的第一界面，進而使得導電材料底部形成與第一界面相匹配的輪廓，增加接觸層(包括接觸主體層和接觸輔助層)與導電材料的接觸面積，減少RC信號延遲，增大接觸孔內導電材料與接觸層之間的粘聚力，提高器件性能。

在其中一個實施例中，向接觸孔內填充導電材料的步驟包括：

對第一界面進行金屬化處理，得到接觸界面；

向接觸孔內填充導電材料形成導電塞，導電塞的底部與接觸界面相接觸。

在其中一個實施例中，在接觸孔內或接觸孔底部的結構上形成接觸主體層和接觸輔助層的步驟中，接觸主體層包括多晶硅層，接觸孔是電容接觸孔。

在其中一個實施例中，還包括步驟：

提供襯底，襯底上形成有源區和位線結構；

于位線結構的兩側形成第一間隔層；

其中，在接觸孔內或接觸孔底部的結構上形成接觸主體層和接觸輔助層的步驟中，接觸主體層與有源區接觸。

在其中一個實施例中，還包括步驟：

于各位線結構之間形成電容接觸孔；于第一間隔層的側壁表面形成接觸輔助層；

刻蝕接觸主體層和接觸輔助層，刻蝕后剩余的接觸主體層表面和接觸輔助層表面作為第一界面的步驟包括：

回刻蝕接觸主體層，直至接觸主體層的上表面低于電容接觸孔的開口；