[發(fā)明專利]電池漏電保護(hù)電路、方法及電子產(chǎn)品

有效

• 申請?zhí)枺?/td>: 201911035752.0
• 申請日: 2019-10-29
• 公開（公告）號: CN110829385B
• 公開（公告）日: 2022-06-07
• 發(fā)明（設(shè)計(jì)）人: 黃霖鍇;黃俊平
• 申請（專利權(quán)）人: 深圳市吉影科技有限公司
• 主分類號: H02H7/18
• 分類號: H02H7/18;H02H5/08;H02J7/00
• 代理公司: 深圳市科進(jìn)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44316
• 代理人: 曹衛(wèi)良

本申請?zhí)峁┮环N電池漏電保護(hù)電路、方法及電子產(chǎn)品，通過提供一種應(yīng)用于水下電子產(chǎn)品、包括處理器、檢測電路、正外部檢查端口及負(fù)外部檢查端口的電池漏電保護(hù)電路，使處理器輸出開啟信號，使檢測電路在接收到開啟信號時(shí)，向正外部檢查端口及負(fù)外部檢查端口施加預(yù)設(shè)檢測電壓，以使正外部檢查端口與負(fù)外部檢查端口之間形成回路；使檢測電路檢測正外部檢查端口與負(fù)外部檢查端口之間的分壓信號，使處理器根據(jù)分壓信號確定正外部檢查端口與負(fù)外部檢查端口之間等效電阻，根據(jù)等效電阻判斷當(dāng)前電池是否漏水，并在電池漏水時(shí)，發(fā)出保護(hù)信號至檢測電路，以關(guān)閉電池輸出電能，能夠保護(hù)水下電子產(chǎn)品不會(huì)被電解腐蝕，避免硬件損壞造成更大的損失。

技術(shù)領(lǐng)域

本申請屬于電力電子技術(shù)領(lǐng)域，尤其涉及一種電池漏電保護(hù)電路、方法及電子產(chǎn)品。

背景技術(shù)

隨著電池技術(shù)的不斷發(fā)展，越來越多的電子產(chǎn)品，包括水下電子產(chǎn)品采用電池進(jìn)行供電，以實(shí)現(xiàn)輕薄化和便于攜帶的方向發(fā)展，為人們的日常生產(chǎn)和生活帶來了極大便利。

現(xiàn)有帶可拆卸電池的水下電子產(chǎn)品在水下運(yùn)行時(shí)，當(dāng)密封失效時(shí)，沒有放電保護(hù)裝置，電機(jī)正負(fù)極金屬極片通過海水或其它含大量離子的液體放電，導(dǎo)致正極被電解腐蝕，造成電池報(bào)廢。

發(fā)明內(nèi)容

有鑒于此，本申請實(shí)施例提供了一種電池漏電保護(hù)電路、方法及電子產(chǎn)品，以解決現(xiàn)有技術(shù)中由于缺少放電保護(hù)裝置而在電池漏水時(shí)引起電池電極被電解腐蝕的問題。

本申請實(shí)施例的第一方面提供了電池漏電保護(hù)電路，其應(yīng)用于水下電子產(chǎn)品，所述電池漏電保護(hù)電路包括處理器、檢測電路、正外部檢查端口及負(fù)外部檢查端口；

所述處理器，用于輸出開啟信號；

所述檢測電路，用于在接收到所述開啟信號時(shí)，向所述正外部檢查端口及負(fù)外部檢查端口施加預(yù)設(shè)檢測電壓，以使正外部檢查端口與負(fù)外部檢查端口之間形成回路；

所述檢測電路還用于檢測正外部檢查端口與負(fù)外部檢查端口之間的分壓信號；

所述處理器，還根據(jù)所述分壓信號確定正外部檢查端口與負(fù)外部檢查端口之間等效電阻，根據(jù)所述等效電阻判斷當(dāng)前電池是否漏水，并在電池漏水時(shí)，發(fā)出保護(hù)信號至所述檢測電路，以通過所述檢測電路關(guān)閉電池輸出電能。

在一個(gè)實(shí)施例中，所述檢測電路包括電壓施加電路、采樣電路及保護(hù)電路；

所述電壓施加電路，用于在接收到所述開啟信號時(shí)，向所述正外部檢查端口及負(fù)外部檢查端口施加預(yù)設(shè)檢測電壓，以使正外部檢查端口與負(fù)外部檢查端口之間形成回路；

所述采樣電路，用于檢測正外部檢查端口與負(fù)外部檢查端口之間的分壓信號；

所述保護(hù)電路，用于在接收到保護(hù)信號時(shí)，關(guān)閉電池輸出電能。

在一個(gè)實(shí)施例中，所述電壓施加電路的受控端與所述處理器的控制端連接，所述電壓施加電路的輸出端與所述正外部檢查端口連接；所述采樣電路的輸出端與所述處理器的檢測端連接，所述采樣電路的輸入端與所述負(fù)外部檢查端口連接；所述保護(hù)電路的受控端與所述處理器的保護(hù)端連接，所述保護(hù)電路的輸入端與電池連接，所述保護(hù)電路的輸出端與所述電池的正極端口連接。

在一個(gè)實(shí)施例中，所述電壓施加電路包括第一電阻、第二電阻、第一MOS管及第二MOS管；

所述第一電阻的第一端與所述處理器的控制端連接，所述第一端電阻的第二端接地；所述第一MOS管的柵極與所述處理器的控制端連接，所述第一MOS管的漏極接地，所述第一MOS管的源極與所述第二MOS管的柵極連接，所述第二MOS管的源極與直流電源連接，所述第二MOS管的漏極與所述正外部檢查端口連接；所述第二電阻的第一端與所述直流電源連接，所述第二電阻的第二端與所述第二MOS管的柵極連接。