[發明專利]一種雙邊讀出的地址事件表示傳輸協議電路

在審

• 申請號: 201911033054.7
• 申請日: 2019-10-28
• 公開（公告）號: CN112732612A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 徐江濤;鄒佳偉;聶凱明;高靜;查萬斌
• 申請（專利權）人: 天津大學青島海洋技術研究院
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種雙邊讀出的地址事件表示傳輸協議電路，其特征在于：結構包括行仲裁器、行地址編碼器、列仲裁器1、列仲裁器2、列地址編碼器1、列地址編碼器2，輸入包括2^j個行請求即行請求0~行請求2^j-1，2^k個列請求即列請求0~列請求2^k-1，輸出包括2^j個行應答即行應答0~行應答2^j-1、2^k個列應答即列應答0~列應答2^k-1以及2個事件信息對外輸出通道，事件輸出通道1和事件輸出通道2；各模塊連接方式如下：行請求0~行請求2^j-1全部接入行仲裁器，行仲裁器輸出應答信號到總線行應答0~行應答2^j-1，且每條行應答總線均接入行地址編碼器和返回電路陣列；列請求0~列請求2^k-1-1接入位于陣列左上方的列仲裁器1，列仲裁器1輸出應答信號到總線列應答0~列應答2^k-1-1，且每條行應答總線均接入行地址編碼器1和返回電路陣列；列請求2^k-1~列請求2^k-1接入位于陣列右下方的列仲裁器2，列仲裁器2輸出應答信號到總線列應答2^k-1~列應答2^k-1，且每條行應答總線均接入行地址編碼器2和返回電路陣列。

2.根據權利要求1所述一種雙邊讀出的地址事件表示傳輸協議電路，其特征在于：電路陣列中需要輸出的各單元在其所在行的行總線上產生行請求輸入行仲裁器；行仲裁器對所有產生的行請求進行排序，并在位于首位的行請求對應的行應答總線上產生應答信號；行地址編碼器將應答信號所在行的行號編碼；行應答信號返回電路陣列后，該行需要輸出的單元電路將在相應的列請求總線上產生請求信號，其中列號為0~(2^k-1-1)范圍內的列請求輸入列仲裁器1，而列號為2^k-1~(2^k-1)范圍內的列請求輸入列仲裁器2；列仲裁器1和列仲裁器2同時分別對輸入的列請求進行排序，并在位于首位的列請求對應的列應答總線上產生應答信號，即同時產生兩個列應答信號；列地址編碼器1將列仲裁器1產生應答信號所在列的列號編碼，列地址編碼器2將列仲裁器2產生應答信號所在列的列號編碼；此時行地址編碼器編碼好的行地址與列地址編碼器1編碼的列地址構成成事件信息1從事件輸出通道1輸出，行地址編碼器編碼好的行地址與列地址編碼器2編碼的列地址構成成事件信息2從事件輸出通道2輸出；列應答在返回電路陣列后將消去對應單元中的事件信息，協議電路將開始處理下一對需要輸出的單元。