[發明專利]一種降低溝槽型金屬氧化物半導體導通電阻的方法

在審

• 申請號: 201911030598.8
• 申請日: 2019-10-28
• 公開（公告）號: CN110729196A
• 公開（公告）日: 2020-01-24
• 發明（設計）人: 黃澤軍;張二雄;劉厚超;李何莉
• 申請（專利權）人: 深圳市銳駿半導體股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06;H01L29/08
• 代理公司: 44545 深圳眾邦專利代理有限公司
• 代理人: 羅郁明

1.一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，包括以下步驟：

S1、在硅襯底上的N型外延層上生長熱生長氧化層，再淀積氧化層，采用溝槽光刻層定義出元胞區，溝槽開口尺寸為0.2微米，溝槽開口的間距為0.15微米，然后進行氧化層和熱生長氧化層的刻蝕，刻蝕到N型外延層表面為止；

S2、去掉溝槽光刻層后，采用留下來的氧化層作為硬掩模，進行溝槽的刻蝕；

S3、去除氧化層和熱生長氧化層，生長柵極氧化層，再淀積摻雜的柵極多晶硅；

S4、對摻雜的柵極多晶硅進行回刻，然后對摻雜的柵極多晶硅進行退火，形成器件的柵極，再進行P型雜質注入；

S5、對注入的P型雜質進行驅入，形成P型體區；

S6、將原有的橫向布局切換為縱向布局，進行縱向的源區光刻，采用源區光刻層定義出源區N型雜質注入區域和源區N型雜質非注入區域，對源區型雜質注入區域進行N型雜質注入；

S7、去除源區光刻層，并進行源區退火，形成溝槽DMOS的源區；

S8、將原有的橫向布局切換為縱向布局，進行縱向的P型濃摻雜區光刻，采用P型濃摻雜光刻層定義出P型濃摻雜區，進行P型濃摻雜質注入；

S9、去除P型濃摻雜區光刻層，并進行快速熱退火，形成溝槽DMOS的P型濃摻雜區；

S10、淀積介質隔離層,并進行退火回流處理，然后進行光刻，刻蝕掉介質隔離層和柵極氧化層，源區以上的介質隔離層和柵極氧化層均被刻蝕，同時溝槽內刻蝕到源區上平面以下200納米；

S11、淀積鈦/氮化鈦，然后采用快速熱退火對其進行退火，再淀積正面金屬層形成器件的源極,對晶圓背面進行減薄；再生長背面金屬層，形成器件的漏極，完成器件的制作。

2.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S2中溝槽的刻蝕，刻蝕深度為0.8微米-6微米。

3.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S3中淀積摻雜的柵極多晶硅的厚度為400納米-1200納米。

4.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S4中對摻雜的柵極多晶硅進行回刻,回刻到N型外延層平面以下300納米-450納米。

5.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S4中，進行P型雜質注入的條件設置為，能量為80KeV-200KeV,劑量為5E12-4E13ion/cm²。

6.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S5中，對注入的P型雜質進行驅入的條件為1000-1150度，60-150分鐘，優選1050度，90分鐘。

7.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S6中，進行N型雜質注入的條件為，雜質為As+，能量為40KeV-150KeV,劑量為2E15-8E15ion/cm2。

8.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S8中，進行P型濃摻雜質注入的條件設置為，雜質為B+，能量為20KeV-50KeV,劑量為3E14-2E15ion/cm²。

9.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S9中，快速熱退火條件為850～1050度，15秒至120秒，N2環境下進行。

10.根據權利要求1所述一種降低溝槽型金屬氧化物半導體導通電阻的方法，其特征在于，步驟S10中，淀積介質隔離層首先淀積200納米的正硅酸乙酯，然后再淀積700納米的硼磷硅玻璃。