[發明專利]一種半導體器件及形成方法

有效

• 申請號: 201911029603.3
• 申請日: 2019-10-28
• 公開（公告）號: CN112736029B
• 公開（公告）日: 2022-12-16
• 發明（設計）人: 靳穎;牟睿;牛健;張凱
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522;H01L23/532
• 代理公司: 北京睿派知識產權代理有限公司 11597
• 代理人: 劉鋒

本發明實施例提供了一種半導體器件及形成方法。在本發明實施例中，采用電阻溫度系數小于300ppm的材料形成電阻圖案，并將電阻圖案電連接到半導體器件的其它結構，提高了電阻圖案的穩定性，能夠提高半導體器件的可靠性。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及形成方法。

背景技術

隨著半導體制造工藝的不斷發展，半導體器件的集成度越來越高，半導體器件的特征尺寸也逐漸縮小。然而，半導體器件的性能還需要提高。

發明內容

有鑒于此，本發明實施例提供了一種半導體器件及形成方法，以提高半導體器件的性能。

第一方面，本發明實施例提供一種半導體器件的形成方法，所述方法包括：

提供前端器件層；

在所述前端器件層上形成第一導電層；

沉積介質層覆蓋所述第一導電層；

在所述介質層上形成電阻材料層，所述電阻材料層的材料為電阻溫度系數小于300ppm/℃的材料；

圖案化所述電阻材料層形成電阻圖案；以及

形成導電通孔和第二導電層，與所述電阻圖案形成電連接。

進一步地，所述電阻材料層的材料為氮化鉭。

進一步地，所述第一導電層為覆蓋所述前端器件層的導電材料層；

在所述圖案化所述電阻材料層形成電阻圖案之后，在所述形成導電通孔和第二導電層，所述方法還包括：

保留圖案化所述電阻材料層的第一掩膜，在所述介質層上形成用于形成導電連接結構的第二掩膜；

基于所述第一掩膜和所述第二掩膜進行刻蝕，以圖案化所述第一導電層。

進一步地，所述介質層的材料為正硅酸乙酯，所述介質層的厚度大于等于2000埃。

進一步地，所述第一導電層為位于所述前端器件層上的導電圖案；

所述形成第一導電層具體為：

在所述前端器件層上形成導電材料層；

圖案化所述導電材料層形成作為導電連接結構的第一導電層。

進一步地，所述電阻圖案不與所述導電連接結構重疊。

進一步地，所述介質層的材料為氧化硅、氮氧化硅或碳氧化硅中的一種或多種。

進一步地，所述導電通孔和第二導電層還與所述第一導電層中的導電連接結構形成電連接。

第二方面，本發明實施例提供一種半導體器件，所述半導體器件包括：

前端器件層；

第一導電圖案，所述第一導電圖案形成在前端器件層上；

介質層，所述介質層覆蓋所述第一導電圖案；

電阻圖案，所述電阻圖案形成在所述介質層上，所述電阻圖案的材料為電阻溫度系數小于300ppm/℃的材料；以及

導電通孔和第二導電層，所述導電通孔和所述第二導電層與所述電阻圖案電連接。

進一步地，所述電阻圖案的材料為氮化鉭。

進一步地，所述導電通孔和第二導電層還與所述第一導電圖案中的導電連接結構形成電連接。

進一步地，所述介質層的材料為氧化硅、氮氧化硅或碳氧化硅中的一種或多種。