[發明專利]一種多通道無沖突拆分的硬件實現方法及運行該方法的計算機設備與可讀存儲介質

有效

• 申請號: 201911025671.2
• 申請日: 2019-10-25
• 公開（公告）號: CN111045965B
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 李麗;鄒文豪;傅玉祥;宋文清;何國強;陳鎧;何書專
• 申請（專利權）人: 南京大學
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F5/16
• 代理公司: 南京泰普專利代理事務所(普通合伙) 32360
• 代理人: 竇賢宇

本發明涉及一種多通道無沖突拆分的硬件實現方法及運行該方法的計算機設備與可讀存儲介質，該方法基于DMA接口單元、控制單元、數據存儲單元、無沖突訪存單元和數據重組單元實現。DMA接口單元用于DDR和SRAM之間的數據交互；控制單元用于根據配置信息選擇數據存儲單元劃分模式和無沖突訪存單元訪存模式；數據存儲單元用于存儲源數據和結果數據；無沖突訪存單元通過地址映射將按采樣點輸入的源數據按通道存入數據存儲單元；數據重組單元用于根據配置信息重組結果數據，送至DMA接口單元進行結果輸出。本發明對采樣點數、通道數沒有限制，適用于數字信號處理和人工智能場景，具有高通用性、高并行路數、高存儲資源利用率和低控制復雜度的特點。

技術領域

本發明屬于數字信號處理領域，尤其涉及基于可重構計算的多通道無沖突拆分的硬件實現方法。

背景技術

多通道拆分是數字信號處理的典型算法，也廣泛應用于數字圖像處理領域、通信領域和人工智能領域。傳統的多通道拆分主要是通過DMA轉置的方式實現的，對源數據通道數、采樣點數、單點位數都有不同程度的限制，對于多通道、單點位數為16bit/32bit/64bit的源數據來說，傳統方式并行度低、運行周期長且效率低下，嚴重制約相關應用的性能。

此外，當前針對多通道拆分的硬件實現大部分都是基于DSP芯片、GPU以及FPGA等平臺進行設計。面向未來的信息處理和人工智能領域應用，高性能處理芯片往往可以提供更好的解決方案，它具有結構復雜，設計難度大，性能指標高等特點。高性能處理芯片通過專用加速核完成主要信號處理算法和人工智能算法的硬件加速，加速核性能直接影響處理芯片的性能。

因此本發明基于一款可重構智能加速核，提出了一種基于可重構計算的多通道無沖突拆分硬件實現方法，在加速核內的片上SRAM中實現多通道拆分，相比于傳統的通過DMA轉置的硬件實現方式，該方法具有高通用性、高并行路數、高存儲資源利用率和低控制復雜度的特點。該方法適用于各類數字信號處理場景和人工智能場景，有著良好的實際應用價值。

發明內容

發明目的：一個目的是提供一種基于可重構計算的多通道無沖突拆分的硬件實現方法，以解決現有技術存在的上述問題。進一步目的是提供一種可運行上述方法的計算機設備以及可被該計算機設備讀取的存儲介質。

技術方案：一種基于可重構計算的多通道無沖突拆分的硬件實現方法，包括以下步驟：

步驟1、初始化，讀取存儲在寄存器中的多通道拆分相關配置信息，并將配置信息傳輸至DMA接口單元、數據重組單元和控制單元，包含通道數、采樣點總數、當前批次采樣點數以及單點位數；

步驟2、數據輸入，DMA接口單元根據配置信息選擇相應的源數據存儲方式，將源數據從DDR傳輸至數據存儲單元，傳輸結束后跳轉至S3；

步驟3、調用無沖突訪存單元根據控制單元提供的源數據分發方式，讀取數據存儲單元中相應源數據，存入數據存儲單元相應位置；

步驟4、遍歷度判定，判斷是否已經拆分完本批次的所有通道，未完成則返回S3，已完成則跳轉至S5；

步驟5、數據重組，數據重組單元根據配置信息選擇相應的數據重組模式；

步驟6、數據輸出，DMA接口單元根據配置信息選擇相應的結果數據讀出方式，將結果數據從數據存儲單元輸出到DDR，結束算法。

在進一步的實施例中，所述無沖突訪存單元通過地址映射將按采樣點輸入的源數據按通道存入數據存儲單元，其并行路數受存儲資源和單點位數影響，對于單點16bit的源數據，并行路數為4*N，對于單點32bit的源數據，并行路數為2*N，對于單點64bit的源數據，并行路數為N。對于單點位數為64bit的源數據進行1*N路的多通道拆分；對于單點位數為32bit的源數據進行2*N路的多通道拆分；對于單點位數為16bit的源數據進行4*N路的多通道拆分；將源數據轉換為源矩陣為；