[發明專利]刻蝕方法以及半導體器件的制造方法

有效

• 申請號: 201911024501.2
• 申請日: 2019-10-25
• 公開（公告）號: CN110896029B
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 韓朋剛;許鵬凱
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種刻蝕方法，將先進圖形膜層分成兩步刻蝕，并在兩步先進圖形膜層刻蝕中間增加了去除未曝光區介質抗反射層的步驟，后續利用兩步先進圖形膜層刻蝕后殘留的先進圖形膜層作為掩膜，對目標刻蝕層進行刻蝕，通過上述方法解決了刻蝕過程中無法去除未曝光區的所述介質抗反射層的問題，并避免了形成后續制程缺陷的問題。

技術領域

本發明屬于半導體制造領域，尤其涉及一種刻蝕方法以及半導體器件的制造方法。

背景技術

業界內，浮柵(Floating Gate，簡稱FG)刻蝕采用先進圖膜(Advanced PatterningFilm，簡稱APF)作為硬掩膜進行刻蝕，刻蝕的工藝步驟如下：首先提供一形成有目標刻蝕層的半導體襯底，在所述半導體襯底上依次覆蓋先進圖形膜層、介質抗反射層(DielectricAnti-reflective Coating ，簡稱 Darc ) 和底部抗反射層(Bottom Anti-ReflectiveCoating ，簡稱 Barc )，并在所述底部抗反射層上形成圖案化的光刻膠層，所述圖案化的光刻膠層定義出曝光區和未曝光區；然后對底部抗反射層和介質抗反射層進行刻蝕，保證一定的過刻蝕量；接著對曝光區的先進圖形膜層以及未曝光區的殘余圖案化的光刻膠層及底部抗反射層進行刻蝕，并停在目標刻蝕層上，最后對目標刻蝕層刻蝕，形成最終的浮柵FG結構，所述目標刻蝕層可以包括多晶硅層、柵氧化層、層間介質以及源漏區等其中的至少一層。

由于浮柵FG的多晶硅襯底結構較復雜，在浮柵FG刻蝕過程中需要嚴格控制浮柵FG頂部的氧化層及有源區上的柵氧層的損失，因此需要采用對頂部的氧化層及有源區上的柵氧層有較高選擇比的刻蝕過程，這就導致未曝光區先進圖形膜層頂部的介質抗反射層將無法去除，并且會在后續除去過程中剝落，形成后續制程缺陷的問題。

發明內容

本發明的目的在于提供一種刻蝕方法，以解決刻蝕工藝過程中無法去除未曝光區的介質抗反射層，形成后續制程缺陷的問題。

為解決上述技術問題，本發明提供了一種刻蝕方法，包括以下步驟：

步驟S1，提供一形成有目標刻蝕層的半導體襯底，在所述半導體襯底上依次覆蓋先進圖形膜層、介質抗反射層和底部抗反射層，并在所述底部抗反射層上形成圖案化的光刻膠層，所述圖案化的光刻膠層定義出曝光區和未曝光區；

步驟S2，以所述圖案化的光刻膠層為掩膜，對所述底部抗反射層和所述介質抗反射層進行刻蝕，至暴露出所述曝光區中的所述先進圖形膜層的表面；

步驟S3，對所述曝光區中的所述先進圖形膜層進行部分刻蝕，同時刻蝕掉所述未曝光區的殘余的所述光刻膠層以及所述底部抗反射層；

步驟S4，刻蝕去除所述未曝光區中殘余的所述介質抗反射層；

步驟S5，再次刻蝕所述先進圖形膜層，以去除所述曝光區中的所述先進圖形膜層，并在所述未曝光區中保留一定厚度的所述先進圖形膜層；

步驟S6，以殘余的所述先進圖形膜層為掩膜，對所述曝光區中的所述目標刻蝕層進行刻蝕，以形成所需的圖案。

可選的，在所述的刻蝕方法中，所述目標刻蝕層包括多晶硅層、柵氧化層、層間介質層以及源漏區中的至少一層。

可選的，在所述的刻蝕方法中，在所述步驟S2中，采用第一刻蝕氣體對所述底部抗反射層和所述介質抗反射層進行刻蝕，所述第一刻蝕氣體包括CF₄。

可選的，在所述的刻蝕方法中，所述步驟S2中，對所述底部抗反射層和所述介質抗反射層進行刻蝕時，產生20％～40％的過刻蝕量。

可選的，在所述的刻蝕方法中，在所述步驟S3中，采用第二刻蝕氣體對所述曝光區中的所述先進圖形膜層進行部分刻蝕，所述第二刻蝕氣體包括SO₂和/或O₂。