[發(fā)明專利]芯片、集成處理設(shè)備及其操作方法

有效

• 申請?zhí)枺?/td>: 201911024343.0
• 申請日: 2019-10-25
• 公開（公告）號: CN110647984B
• 公開（公告）日: 2022-07-12
• 發(fā)明（設(shè)計(jì)）人: 譚經(jīng)綸
• 申請（專利權(quán)）人: 芯盟科技有限公司;浙江清華長三角研究院
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F7/523;G06F15/78
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 陸磊

1.一種位于芯片上的集成處理設(shè)備，其特征在于，包括：

計(jì)算單元；

耦接于所述計(jì)算單元的第一存儲單元和第二存儲單元；

其中，所述計(jì)算單元，適于基于所述集成處理設(shè)備在所述芯片的不同應(yīng)用中運(yùn)行參數(shù)的不同需求級別而接收操作數(shù)；當(dāng)所述集成處理設(shè)備在所述芯片的不同應(yīng)用中運(yùn)行參數(shù)的需求級別不同時(shí)，所述操作數(shù)的來源不同；所述操作數(shù)的來源為以下任意兩種：所述第一存儲單元，所述第二存儲單元，位于所述集成處理設(shè)備外部的外部數(shù)據(jù)源；所述外部數(shù)據(jù)源存儲所述芯片上多個(gè)集成處理設(shè)備均可使用的操作數(shù)；

所述芯片適于應(yīng)用于不同的神經(jīng)網(wǎng)絡(luò)，所述運(yùn)行參數(shù)包括：帶寬、運(yùn)行功率及數(shù)據(jù)獨(dú)立性；

所述計(jì)算單元，適于基于所述集成處理設(shè)備在不同神經(jīng)網(wǎng)絡(luò)的應(yīng)用中所述帶寬的低需求級別、運(yùn)行功率的低需求級別或數(shù)據(jù)獨(dú)立性的高需求級別，從所述第一存儲單元、所述第二存儲單元分別接收操作數(shù)；以及基于所述帶寬的高需求級別、運(yùn)行功率的高需求級別或數(shù)據(jù)獨(dú)立性的低需求級別，從所述第一存儲單元和所述第二存儲單元中的一者、以及所述外部數(shù)據(jù)源分別接收操作數(shù)。

2.一種芯片，所述芯片適于應(yīng)用于不同的神經(jīng)網(wǎng)絡(luò)，其特征在于，所述芯片包括多個(gè)如權(quán)利要求1所述的集成處理設(shè)備。

3.一種操作集成處理設(shè)備的方法，所述集成處理設(shè)備位于芯片上，其特征在于，所述集成處理設(shè)備包括計(jì)算單元和耦接于所述計(jì)算單元的第一存儲單元和第二存儲單元，所述方法包括：

確定所述集成處理設(shè)備在所述芯片的不同應(yīng)用中運(yùn)行參數(shù)的不同需求級別；

基于所述不同需求級別所述計(jì)算單元選擇性地從所述第一存儲單元、所述第二存儲單元和位于所述集成處理設(shè)備外部的外部數(shù)據(jù)源這三者中的二者分別接收操作數(shù)，其中，所述外部數(shù)據(jù)源存儲所述芯片上多個(gè)集成處理設(shè)備均可使用的操作數(shù)；

所述芯片適于應(yīng)用于不同的神經(jīng)網(wǎng)絡(luò)，所述運(yùn)行參數(shù)包括：帶寬、運(yùn)行功率及數(shù)據(jù)獨(dú)立性；

基于所述集成處理設(shè)備在不同神經(jīng)網(wǎng)絡(luò)的應(yīng)用中所述帶寬的低需求級別、運(yùn)行功率的低需求級別或數(shù)據(jù)獨(dú)立性的高需求級別，從所述第一存儲單元、所述第二存儲單元分別接收操作數(shù)；以及基于所述帶寬的高需求級別、運(yùn)行功率的高需求級別或數(shù)據(jù)獨(dú)立性的低需求級別，從所述第一存儲單元和所述第二存儲單元中的一者、以及所述外部數(shù)據(jù)源分別接收操作數(shù)。