[發明專利]一種基于FPGA的CPU IO中斷性能測試裝置有效
| 申請號： | 201911015215.X | 申請日： | 2019-10-24 |
| 公開（公告）號： | CN110781045B | 公開（公告）日： | 2023-07-14 |
| 發明（設計）人： | 王培培;滕達;王果山;楊林鵬 | 申請（專利權）人： | 超越科技股份有限公司 |
| 主分類號： | G06F11/22 | 分類號： | G06F11/22 |
| 代理公司： | 濟南信達專利事務所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250100 山東省*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 fpga cpu io 中斷 性能 測試 裝置 | ||
本發明公開了一種基于FPGA的CPU?IO中斷性能測試裝置，所述裝置包括串口命令解析單元，中斷源控制單元，中斷源發生單元以及中斷性能計算單元，其中：串口命令解析單元負責解析CPU?IO中斷性能測試指令；中斷源控制單元用于根據寄存器數值，控制中斷源的發生次數與脈沖長度、寬度；中斷源發生單元用于產生中斷脈沖；中斷性能計算單元用于接收CPU?IO中斷響應，并計算當前響應性能。本發明測試裝置電路設計精巧，技術先進，使用方便簡單，應用前景廣闊，實現了對IO中斷性能的高精度測試。
技術領域
本發明涉及電路設計技術領域，具體涉及一種基于FPGA的CPU?IO中斷性能測試裝置。
背景技術
CPU與I/O設備通過硬件接口或控制器相連接，這些接口或控制器都有數量不等的端口，這些端口有統一的地址編碼，CPU通過這些端口使用輸入輸出指令IN、OUT與外設進行數據交換。
計算機在執行程序過程中，遇到需要處理的事件時，暫停當前正在運行的程序，轉去執行有關的服務程序，處理完后自動返回原程序，這個過程稱為中斷(interrupt)。中斷在現代計算機系統中是一種非常重要的技術，輸入輸出設備和主機交換數據、分時操作、實時系統、多處理機系統、計算機網絡和分布式計算機系統都要用到這種技術。
近年來隨著集成電路工藝的發展，CPU的工藝尺寸逐年下降。隨著工藝尺寸的下降，帶來了性能的巨大提升。而CPU?IO中斷性能為CPU一項重要的數據指標，其測試的精度對后續基于該CPU的設計有著重要的參考作用。
發明內容
本發明要解決的技術問題是：針對CPU?IO中斷性能測試這一問題，利用FPGA設計了CPU?IO中斷性能測試裝置，從而實現了對IO中斷性能的高精度測試。
針對上述問題，本發明提供一種基于FPGA的CPU?IO中斷性能測試裝置。
本發明所采用的技術方案為：
一種基于FPGA的CPU?IO中斷性能測試裝置，所述裝置包括串口命令解析單元，中斷源控制單元，中斷源發生單元以及中斷性能計算單元，其中：
串口命令解析單元負責解析CPU?IO中斷性能測試指令；
中斷源控制單元用于根據寄存器數值，控制中斷源的發生次數與脈沖長度、寬度；
中斷源發生單元用于產生中斷脈沖；
中斷性能計算單元用于接收CPU?IO中斷響應，并計算當前響應性能。
所述測試裝置由FPGA電路構成，對外采FPGA作為中斷發生源，在FPGA內部捕獲被測CPU的中斷響應，并計算極限中斷響應時間。
所述測試裝置內部單元工作過程如下：
串口命令解析單元通過串口接收到開始命令后，解析出指令通知中斷源控制單元；
中斷源控制單元接到指令后，進行初始化，設置中斷個數和中斷長度初始值，并通知中斷源發生單元開始發送中斷脈沖；
中斷脈沖發送后，中斷性能計算單元接收CPU響應的中斷脈沖數量與響應時間，并與發送的數量進行比較。
所述中斷性能計算單元接收的中斷脈沖數量與發送的如果不一致，則CPU響應時間過長，將中斷脈沖寬度擴大，繼續測試。
所述中斷性能計算單元接收的中斷脈沖數量與發送的如果一致，則記錄CPU?IO中斷響應時間與相應的脈沖寬度，并減小中斷脈沖寬度，再次進行測試，直至中斷脈沖寬度精度達到測試要求的精度，停止測試，并記錄下最小的中斷脈沖寬度與中斷響應時間，通過串口返回。
中斷脈沖寬度擴大或中斷脈沖寬度減小采用二分法方式。
所屬測試裝置的具體工作流程內容包括如下：
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于超越科技股份有限公司，未經超越科技股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911015215.X/2.html，轉載請聲明來源鉆瓜專利網。
