[發(fā)明專利]一種電流舵DAC電路

有效

• 申請?zhí)枺?/td>: 201911012308.7
• 申請日: 2019-10-23
• 公開（公告）號: CN112702063B
• 公開（公告）日: 2023-07-25
• 發(fā)明（設計）人: 張識博;尤勇;劉軍
• 申請（專利權）人: 華潤微集成電路（無錫）有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66;H05B45/36;H05B45/37
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種電流舵DAC電路，其特征在于，所述電流舵DAC電路包括：

邏輯控制電路，用于根據(jù)電壓脈沖信號產(chǎn)生一N位二進制碼，并在RESET信號的控制下進行復位操作；

二進制碼DAC轉換電路，連接于所述邏輯控制電路，用于根據(jù)參考電壓產(chǎn)生一基準電流，并將所述基準電流按比例鏡像至N條電流支路，通過所述N位二進制碼分別控制N條電流支路的N個開關管以產(chǎn)生電壓輸出；同時通過開關信號控制調節(jié)支路的開關管，以產(chǎn)生一調節(jié)電壓加至所述二進制碼DAC轉換電路的輸出端，利用所述調節(jié)電壓拓寬所述二進制碼DAC轉換電路輸出電壓的調節(jié)范圍；

比較電路，連接于所述二進制碼DAC轉換電路和所述邏輯控制電路，用于根據(jù)所述輸出電壓和預設電壓的比較結果，產(chǎn)生所述RESET信號和所述開關信號。

2.根據(jù)權利要求1所述的電流舵DAC電路，其特征在于，所述邏輯控制電路包括：N個串聯(lián)的D觸發(fā)器，其中N個串聯(lián)D觸發(fā)器的輸入端接入所述電壓脈沖信號，N個D觸發(fā)器的輸出端用于產(chǎn)生所述N位二進制碼，N個D觸發(fā)器的復位端接入所述比較電路輸出的所述RESET信號。

3.根據(jù)權利要求1所述的電流舵DAC電路，其特征在于，所述二進制碼DAC轉換電路包括：

運算放大器，用于根據(jù)所述參考電壓產(chǎn)生所述基準電流；

電流支路控制模塊，連接于所述運算放大器，包括N條電流支路，用于將所述基準電流按比例鏡像至N條電流支路，并通過所述N位二進制碼分別控制N條電流支路的N個開關管，以根據(jù)導通的電流支路產(chǎn)生一支路總電流；

調節(jié)模塊，連接于所述運算放大器，包括至少一條調節(jié)支路，用于根據(jù)所述開關信號控制所述調節(jié)支路的開關管，以產(chǎn)生一調節(jié)電流；

電壓輸出模塊，連接于所述電流支路控制模塊和所述調節(jié)模塊，用于根據(jù)所述支路總電流產(chǎn)生一電壓輸出，同時根據(jù)所述調節(jié)電流產(chǎn)生一調節(jié)電壓，以將所述調節(jié)電壓加至所述電壓輸出模塊的輸出端。

4.根據(jù)權利要求3所述的電流舵DAC電路，其特征在于，所述運算放大器包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管及第一電阻，所述第一PMOS管的源極端接入電源電壓，所述第一PMOS管的漏極端連接于所述第一PMOS管的柵極端、所述第二PMOS管的柵極端及所述第一NMOS管的漏極端，所述第二PMOS管的源極端接入電源電壓，所述第二PMOS管的漏極端連接于所述第二NMOS管的漏極端及所述第四NMOS管的柵極端，所述第一NMOS管的柵極端接入?yún)⒖茧妷海龅谝籒MOS管的源極端連接于所述第二NMOS管的源極端及所述第三NMOS管的漏極端，所述第二NMOS管的柵極端連接于所述第四NMOS管的源極端及所述第一電阻的一端，所述第三NMOS管的柵極端接入第一偏置電壓，所述第三NMOS管的源極端接地，所述第三PMOS管的源極端接入電源電壓，所述第三PMOS管的漏極端連接于所述第三PMOS管的柵極端及所述第四NMOS管的漏極端，并作為所述運算放大器的輸出端，所述第一電阻的另一端接地。

5.根據(jù)權利要求3所述的電流舵DAC電路，其特征在于，所述電流支路控制模塊包括：第四PMOS管、第五PMOS管、第五NMOS管、N個NMOS電流管及N個NMOS開關管，所述第四PMOS管的源極端接入電源電壓，所述第四PMOS管的柵極端連接于所述運算放大器的輸出端，所述第四PMOS管的漏極端連接于所述第五NMOS管的漏極端，所述第五NMOS管的源極端接地，所述第五NMOS管的柵極端連接于所述第五NMOS管的漏極端及N個NMOS電流管的柵極端，同時形成第二偏置電壓，N個NMOS電流管的源極端均接地，N個NMOS電流源的漏極端對應連接于N個NMOS開關管的源極端，N個NMOS開關管的柵極端對應接入所述N位二進制碼，N個NMOS開關管的漏極端連接于所述第五PMOS管的漏極端，所述第五PMOS管的源極端接入電源電壓，所述第五PMOS管的柵極端連接于所述第五PMOS管的漏極端，同時作為所述電流支路控制模塊的輸出端；其中N個NMOS電流管和N個NMOS開關管對應形成N條電流支路，且每條電流支路的NMOS電流管包括2^n-1個并聯(lián)的NMOS管，n為對應NMOS管所在電流支路在N條電流支路中的排序。