[發明專利]半導體器件及其制造方法

有效

• 申請號: 201911011130.4
• 申請日: 2014-06-03
• 公開（公告）號: CN110783298B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 松本一治;大鳥居英
• 申請（專利權）人: 索尼公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 李晗;曹正建

1.一種半導體器件，其包括：

第一半導體電子元件，所述第一半導體電子元件包括焊盤電極、鈍化層、焊料凸塊以及位于所述焊盤電極與所述焊料凸塊之間的金屬層，所述焊盤電極嵌入所述鈍化層且所述鈍化層具有暴露所述焊盤電極的開口，所述金屬層包括(a)底層金屬層，所述底層金屬層包括位于所述焊盤電極和所述焊料凸塊之間的第一層和第二層，所述底層金屬層連接至所述焊盤電極，以及(b)位于所述底層金屬層上的主金屬層，

其中，所述金屬層在俯視圖中與所述鈍化層的上表面重疊，

所述鈍化層的一部分與所述焊盤電極的邊緣接觸，

所述主金屬層在其外邊緣部處具有屋檐部，所述屋檐部從所述主金屬層側突出，并與所述焊盤電極的上表面和所述鈍化層的所述上表面平行地突出，

所述屋檐部的邊緣部在遠離所述第一層的邊緣和所述第二層的邊緣的第一方向上突出，使得在所述屋檐部的所述邊緣部和所述鈍化層之間存在空隙，

所述焊料凸塊與所述屋檐部的所述邊緣部接觸，且

所述底層金屬層的刻蝕是基于形成在所述屋檐部上的尖端部來執行的，并且所述底層金屬層的過刻蝕的容差量以與所述屋檐部的長度成比例的方式增大。

2.如權利要求1所述的半導體器件，其還包括：

第二半導體電子元件，所述第二半導體電子元件與所述第一半導體電子元件電連接和機械連接。

3.如權利要求1所述的半導體器件，其中，所述金屬層充當凸塊下金屬。

4.如權利要求1所述的半導體器件，其中，所述焊料凸塊的形成節距被設定為100μm以下。

5.如權利要求1所述的半導體器件，其中，所述屋檐部在所述第一方向上的長度被設定為0.1μm至2.5μm。

6.如權利要求1所述的半導體器件，其中，所述屋檐部在俯視圖中與所述焊盤電極的一部分重疊。

7.如權利要求1所述的半導體器件，其還包括：

位于所述焊料凸塊和所述主金屬層之間的金屬間化合物層，所述金屬間化合物層與所述第一層間隔開。

8.如權利要求1所述的半導體器件，其中，所述屋檐部比所述主金屬層中與所述焊盤電極重疊的中心部薄。

9.一種半導體器件的制造方法，其包括：

在基板部上形成焊盤電極；

在所述焊盤電極上形成鈍化層，所述鈍化層上具有開口，所述開口暴露所述焊盤電極的一部分并使所述焊盤電極的邊緣部與所述鈍化層接觸；

在所述焊盤電極上形成底層金屬層，所述底層金屬層包括第一層和第二層，所述第一層與所述第二層和所述焊盤電極接觸，所述金屬層在俯視圖中與所述鈍化層的上表面重疊；

在所述底層金屬層上形成主金屬層；

在所述主金屬層上形成焊料層；

通過將所述主金屬層視為掩膜來刻蝕所述底層金屬層；以及

通過在所述焊料層上執行回流處理來形成焊料凸塊，

其中，所述主金屬層在其外邊緣部處具有屋檐部，所述屋檐部從所述主金屬層側突出，并與所述焊盤電極的上表面和所述鈍化層的所述上表面平行地突出，

所述第一層與所述屋檐部間隔開，

所述屋檐部的邊緣部在遠離所述第一層的邊緣和所述第二層的邊緣的第一方向上突出，使得所述屋檐部的所述邊緣部不與所述第一層和所述第二層接觸，

所述屋檐部的所述邊緣部在遠離所述第一層的所述邊緣和所述第二層的所述邊緣的所述第一方向上突出，使得所述屋檐部的所述邊緣部與所述鈍化層間隔開，且

所述焊料凸塊與所述屋檐部的所述邊緣部接觸，且

所述底層金屬層的刻蝕是基于形成在所述屋檐部上的尖端部來執行的，并且所述底層金屬層的過刻蝕的容差量以與所述屋檐部的長度成比例的方式增大。

10.如權利要求9所述的半導體器件的制造方法，其中，所述主金屬層形成為使得所述屋檐部在所述第一方向上的長度為0.5μm至5μm。