[發(fā)明專利]用于執(zhí)行可配置處理操作的微控制器

有效

• 申請?zhí)枺?/td>: 201911005802.0
• 申請日: 2019-10-22
• 公開（公告）號: CN111090248B
• 公開（公告）日: 2023-03-10
• 發(fā)明（設(shè)計）人: M·瓦利斯;Y·塞比勒特
• 申請（專利權(quán)）人: 意法半導(dǎo)體（格勒諾布爾2）公司;意法半導(dǎo)體(魯塞)公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 張昊

1.一種微控制器，包括：

處理器；以及

硬件模塊，耦合至所述處理器并且被配置為硬件執(zhí)行一處理，所述處理根據(jù)硬件配置的序列器的硬件配置而從數(shù)字濾波、矩陣計算和快速傅立葉變換組成的組中選擇，所述處理能夠由至少一個參數(shù)進(jìn)行參數(shù)化，所述處理器被配置為向所述硬件模塊傳送所述至少一個參數(shù)。

2.根據(jù)權(quán)利要求1所述的微控制器，其中所述硬件模塊包括被配置為接收所述處理的輸入值的輸入寄存器、被配置為提供所述處理的輸出值的輸出寄存器以及被配置為存儲所述至少一個參數(shù)的值的參數(shù)寄存器。

3.根據(jù)權(quán)利要求2所述的微控制器，其中所述輸入寄存器、所述輸出寄存器和所述參數(shù)寄存器位于共享寄存器中的相應(yīng)存儲器位置。

4.根據(jù)權(quán)利要求2所述的微控制器，其中所述輸入寄存器、所述輸出寄存器和所述參數(shù)寄存器被配置為接收和存儲用于在未來執(zhí)行所述處理的一組值。

5.根據(jù)權(quán)利要求2所述的微控制器，還包括直接存儲訪問驅(qū)動設(shè)備，其中所述硬件模塊被配置為在所述輸入寄存器中生成寫入請求或者在所述輸出寄存器中生成讀取請求，所述寫入請求和所述讀取請求用于且適于所述直接存儲訪問驅(qū)動設(shè)備。

6.根據(jù)權(quán)利要求1所述的微控制器，其中所述硬件模塊包括乘法器和累加器電路以及硬件配置的序列器，所述序列器被配置為驅(qū)動所述乘法器和累加器電路，以便執(zhí)行所述處理。

7.根據(jù)權(quán)利要求6所述的微控制器，其中所述至少一個參數(shù)包括代表由所述處理產(chǎn)生的值的動態(tài)值與由所述處理產(chǎn)生的值的精度值之間的折衷的至少一個參數(shù)，所述乘法器和累加器電路被配置為在執(zhí)行所述處理期間實(shí)施所述折衷。

8.根據(jù)權(quán)利要求7所述的微控制器，其中所述乘法器和累加器電路被配置為在包括M位的計算值上截斷N個最高有效位和A-N個最低有效位，其中A是正整數(shù)以使AM，并且N是整數(shù)以使0≤N≤A，并且對由所述截斷產(chǎn)生的值應(yīng)用補(bǔ)償增益2^N，所述至少一個參數(shù)代表數(shù)字N。

9.根據(jù)權(quán)利要求8所述的微控制器，其中所述至少一個參數(shù)進(jìn)一步代表數(shù)字A。

10.一種硬件模塊，被配置為硬件執(zhí)行可由至少一個參數(shù)來參數(shù)化的處理，所述硬件模塊包括被配置為從微控制器的處理器接收所述至少一個參數(shù)的輸入，所述處理根據(jù)硬件配置的序列器的硬件配置而從數(shù)字濾波、矩陣計算和快速傅立葉變換組成的組中選擇。

11.根據(jù)權(quán)利要求10所述的硬件模塊，還包括乘法器和累加器電路以及所述硬件配置的序列器，所述序列器被配置為驅(qū)動所述乘法器和累加器電路，以便執(zhí)行所述處理。

12.根據(jù)權(quán)利要求11所述的硬件模塊，其中所述至少一個參數(shù)包括代表由所述處理產(chǎn)生的值的動態(tài)值與由所述處理產(chǎn)生的值的精度值之間的折衷的參數(shù)，所述乘法器和累加器電路被配置為在執(zhí)行所述處理期間實(shí)施所述折衷。

13.根據(jù)權(quán)利要求12所述的硬件模塊，其中所述乘法器和累加器電路被配置為在包括M位的計算值上截斷N個最高有效位和A-N個最低有效位，其中A是正整數(shù)以使AM，并且N是整數(shù)以使0≤N≤A，并且對由所述截斷產(chǎn)生的值應(yīng)用補(bǔ)償增益2^N，所述至少一個參數(shù)代表數(shù)字N和數(shù)字A。

14.根據(jù)權(quán)利要求10所述的硬件模塊，其中所述微控制器是車輛的車載計算機(jī)的一部分。