[發明專利]受保護系統及其保護方法

在審

• 申請號: 201911004069.0
• 申請日: 2019-10-22
• 公開（公告）號: CN111416796A
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 日弗·赫詩曼
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 周曉飛;許曼

本發明提供了一種受保護系統及其保護方法，該系統包括：包含設置在硅芯片上且執行一功能性程序的第一裝置、以及設置在硅芯片上且執行一具有可驗證測試結果的保護程序的第二裝置、一主控制器、以及一攻擊處理控制器。第一裝置的一部分與第二裝置的一部分的實體布局相交錯，使得對第一裝置的一部分的攻擊也會攻擊到第二裝置的至少一部分。主控制器發出信號給第二裝置以在一時間周期期間中執行保護程序，同時第一裝置是執行功能性程序。當保護程序無法確認可驗證測試結果，則表示攻擊正在進行，則攻擊處理控制器執行保護動作以保護功能性程序。

技術領域

本發明有關于一種芯片安全技術，具體而言是，但非為限制，防范錯誤注入攻擊的保護技術。

背景技術

錯誤注入攻擊是一種用于從安全性電子電路(例如加密電路)存取、解析或是擷取信息的技術。錯誤注入攻擊通常藉由實體接觸信號線、施加高功率激光或電磁脈波、在電源供應器或其他外部介面上造成突波，以會造成電路錯誤。攻擊者預期此種錯誤會造成電路輸出敏感信息、或是此種錯誤會幫助攻擊者滲透入電路或是電路儲存的信息。

本技術領域中已經有用以檢測以及減緩錯誤注入攻擊的多種技術。例如，美國專利號8,375,253，其發明人Benoit描述一種在電子元件中執行電腦代碼的期間利用擾動(perturbation)檢測錯誤的方法。電腦代碼包含一敏感程序。此方法包含執行該敏感程序的一冗余程序，以及在敏感程序以及冗余程序之間插置一延遲。在此延遲期間，執行一捕捉(trapping)程序。當沒有擾亂時，捕捉程序對擾亂敏感，進而提供一可預知結果。

美國專利公開案2004/0186979，其發明人Janke描述一種處理器，其包含一第一運算單元、一第二運算單元以及一控制上述兩個運算單元的控制手段，使其可選擇操作在一高安全操作模式下處理互補資料，或是在一平行操作模式下處理獨立資料、或是在安全操作模式下處理相同資料、或是兩個運算單元都在一省電操作模式而其中一運算單元關掉。

英國專利申請號GB2,431,258，其發明人Pomaranski描述一種微處理器，其包含多個相同類型的執行單元、以及一模式寄存器，在模式寄存器設定一數值可選擇開啟與關閉容錯功能。此技術可讓微處理器可根據程式是否需要容錯，以選擇性操作在容錯模式或是在一性能模式(關閉容錯操作)。在容錯模式下。指令發出/解碼單元發出相同指令至兩個浮點數單元(FPU)，例如兩個浮點數單元其中一者作為一冗余執行單元。執行之后，比較器比較兩個浮點數單元的輸出。如果兩個輸出不相符，則比較器提供一信號至一表示錯誤的比對旗標(comparison flag)。

美國專利公開案2011/0029828，其發明人Bancel描述一種用以檢測集成電路的錯誤注入的電路，其包含：至少一邏輯區塊以執行集成電路的邏輯功能；一隔離區塊，用于接收待處理的信號、以及一隔離致能信號，其表示邏輯區塊的一功能階段以及一檢測階段。在功能階段期間，隔離區塊將待處理信號傳送至邏輯區塊的至少一輸入，以及在檢測階段期間，隔離區塊將一定值傳送至邏輯區塊的輸入；以及一檢測區塊，用以在檢測階段期間監控邏輯區塊該輸出信號的狀態，并在輸出信號狀態出現改變時產生一警示信號。

美國專利10,013,581，其發明人Hershman描述一種檢測錯誤注入的裝置，其包含一功能電路以及錯誤檢測電路。功能電路用以接收一個或多個功能輸入信號以及處理功能輸入信號以產生一個或多個功能輸出信號。功能電路符合一穩定條件，其載明在第一時段中一個或多個功能輸入信號的指定組的穩定性可保證在第二時段中一個或多個功能輸出信號的指定組的穩定性，而第二時段是從第一時段得出。錯誤檢測電路是用以監控指定的功能性輸入以及輸出信號，以根據所監控的功能性輸入以及輸出信號來評估穩定條件，以及檢測一錯誤注入嘗試以回應檢測到穩定條件有偏差的情況。