[發明專利]一種基于DDR的高效率矩陣轉置處理方法

有效

• 申請號: 201910996540.2
• 申請日: 2019-10-19
• 公開（公告）號: CN110781447B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 張為;李欣桐
• 申請（專利權）人: 天津大學
• 主分類號: G06F17/16
• 分類號: G06F17/16;G01S13/90
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 曹玉平

1.一種基于DDR的高效率矩陣轉置處理方法，使用DDR3?SDRAM的IP核，其特征在于，為所述IP核搭配一個寫RAM和一個讀RAM，并包括以下步驟：

步驟一、待轉置的矩陣是單個數據64bit的128*128的矩陣，將該待轉置矩陣分為128個8*16的小矩陣，即每一行的數據構成了一個小矩陣；

步驟二、在寫操作過程中每1個active信號寫16個數據：

數據進入寫RAM，當寫RAM的寫入全部完成后，開始DDR的數據寫入；

從寫RAM讀出到DDR的過程中，DDR的地址總線按照突發長度遞增，其中地址位變化是對寫RAM的讀出地址位的變化；在寫RAM中，每完成16個數據的讀出，就切換到下一行，繼續讀對應的16個數據；按以上邏輯每完成8行數據的讀取是一個小循環；然后，返回至這8行中的第一行，開始下一組16個數據的讀取，依次執行以上邏輯，直到當前8行的數據全部完成讀取之后，開始下一組8行數據的讀出，循環操作，每完成8組數據的讀取是一個大循環；按以上的大循環與小循環，最終完成16個大組的數據讀取，每個大組中包含8個小組；

DDR中的地址按突發長度為8，DDR的數據寫入的具體過程如下：

A)寫RAM中每遞增16個地址位，即每輸出16個數據，地址位先歸0，再加128*n；換算至矩陣中，相當于將地址指針指向了下一行的首位，n表示處于第幾次大循環，整個寫入過程包括16個大循環；

B)當第8行中對應的16個數讀出完成之后，再次將地址位歸0，加16*n，換算至矩陣中，相當于將地址指針從第8行拉回至第1行，從當前大組的第二行第一個數開始；

C)重復上述步驟A)至步驟B)，直至將1個大組寫完；

D)n+1，將地址位歸0，加128*8*(n-1)＝1024*(n-1)，從下一大組第一行開始，重復步驟步驟A)至步驟B)；直至將整個矩陣由寫RAM到DDR的寫入完成；

步驟三、在讀操作過程中每1個active信號讀8*16個數據；在讀出時，通過控制器調控地址，在DDR中按同一行間且數據循環跳讀的規則讀出，以盡可能地降低行active信號的出現。

2.根據權利要求1所述的基于DDR的高效率矩陣轉置處理方法，其特征在于，步驟三中，DDR中每行單次跳讀8個數據，即在讀RAM中這8個數據的地址按順序遞增，DDR中每行共讀出16次；讀出方式為：在一行中每讀出一個數據就跳到下一個小塊的對應位置，即越過中間間隔的15個數據；當讀出本次循環的第8個數據之后，DDR的地址指針指向本行第一個小塊中，尚未讀出的首位數據的對應地址，重復之前的單行循環邏輯，在此同時，讀RAM的地址指針指向下一行的對應位置；之后，重復以上過程，直到第16次循環完成后，DDR的地址位切換至下一行的首位，RAM中的地址指針指向下一行的對應位置；重復之前的所有步驟，直至DDR中讀出8行數據之后，將RAM中的地址指針循環回矩陣第一行的對應位置；在這樣的邏輯循環下，不斷地重復之前的循環過程，直到DDR中數據讀出完畢。

3.根據權利要求2所述的基于DDR的高效率矩陣轉置處理方法，其特征在于，DDR中的地址按突發長度為8，從DDR讀出的具體過程如下，

A)DDR中每讀出1個數，對DDR的地址位加128，讀RAM的地址位依次加1；

B)每執行步驟A)7次，將DDR中的地址位歸0，加8*n，在此處，n表示完成步驟A)的次數；同時，將讀RAM中的地址位歸0，加128*n，切換至下一行；之后，將n歸0，重復步驟A)至步驟B)；

C)每執行步驟B15次，將DDR中的地址位歸0，加1024*m，m表示DDR完成了m行的數據讀取，即每完成步驟B15次，m+1；

在RAM中，將地址位歸0，加2048*m；之后，重復步驟A)至步驟B)；

D)每執行步驟C?7次，將DDR中的地址位歸0，加8196*p，p表示DDR完成了p個大組的數據讀取，即每完成步驟C)7次，p+1；在讀RAM中，將地址位歸0，加8*p；之后，重復步驟A)、步驟B)和步驟C)，直到完成所有數據的讀取。

4.根據權利要求1所述的基于DDR的高效率矩陣轉置處理方法，其特征在于，在數據全部寫入讀RAM后，讀狀態結束，控制器進行數據校驗。