[發(fā)明專利]存儲器陣列和形成集成式組合件的方法

有效

• 申請?zhí)枺?/td>: 201910985190.X
• 申請日: 2019-10-16
• 公開（公告）號: CN111063690B
• 公開（公告）日: 2023-10-24
• 發(fā)明（設(shè)計）人: 金吳熙;J·D·霍普金斯;金昌漢
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: H10B43/35
• 分類號: H10B43/35;H10B43/27;H10B41/35;H10B41/27
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本申請涉及存儲器陣列和形成集成式組合件的方法。一些實(shí)施例包含具有交替的絕緣層級和字線層級的豎直堆疊的存儲器陣列。所述字線層級包含具有末端的導(dǎo)電字線材料。電荷阻擋材料沿著所述導(dǎo)電字線材料的所述末端并且具有第一豎直面。所述絕緣層級具有含第二豎直面的末端。所述第二豎直面相對于所述第一豎直面?zhèn)认蚱啤ｋ姾刹都牧涎刂龅谝回Q直面，并且部分地沿著所述第二豎直面延伸。所述電荷捕集材料被配置成通過間隙彼此豎直間隔開的段。電荷隧穿材料沿著所述電荷捕集材料的所述段延伸。溝道材料沿著所述堆疊豎直延伸，并且通過所述電荷隧穿材料與所述電荷捕集材料間隔開。所述溝道材料延伸到所述間隙中。一些實(shí)施例包含形成集成式組合件的方法。

技術(shù)領(lǐng)域

本發(fā)明涉及具有電荷捕集材料的布置成豎直隔開段的集成式組合件，以及形成集成式組合件的方法。

背景技術(shù)

存儲器為電子系統(tǒng)提供數(shù)據(jù)存儲。快閃存儲器是一種存儲器類型，且在現(xiàn)代計算機(jī)和裝置中有很多用途。舉例來說，現(xiàn)代個人計算機(jī)可將BIOS存儲在快閃存儲器芯片上。作為另一實(shí)例，越來越常見的是，計算機(jī)和其它裝置利用呈固態(tài)驅(qū)動器的快閃存儲器替代常規(guī)硬盤驅(qū)動器。作為又一實(shí)例，快閃存儲器在無線電子裝置中普及，這是因?yàn)榭扉W存儲器使得制造商能夠在新的通信協(xié)議變得標(biāo)準(zhǔn)化時支持所述新的通信協(xié)議，且使得制造商能夠提供針對增強(qiáng)特征遠(yuǎn)程升級裝置的能力。

NAND可為閃存存儲器的基本架構(gòu)，且可被配置成包括豎直堆疊的存儲器單元。

在具體地描述NAND之前，可能有幫助的是更一般地描述集成式布置內(nèi)的存儲器陣列的關(guān)系。圖1示出包含以下各項(xiàng)的現(xiàn)有技術(shù)裝置1000的框圖：存儲器陣列1002，其具有布置成行和列的多個存儲器單元1003；以及存取線1004(例如，用以傳導(dǎo)信號WL0到WLm的字線)；和第一數(shù)據(jù)線1006(例如，用以傳導(dǎo)信號BL0到BLn的位線)。存取線1004和第一數(shù)據(jù)線1006可用于傳送來往于存儲器單元1003的信息。行解碼器1007和列解碼器1008解碼地址線1009上的地址信號A0到AX以確定將存取存儲器單元1003中的哪些存儲器單元。感應(yīng)放大器電路1015操作以確定從存儲器單元1003讀取的信息的值。I/O電路1017在存儲器陣列1002與輸入/輸出(I/O)線1005之間傳送信息的值。I/O線1005上的信號DQ0到DQN可表示從存儲器單元1003讀取或待寫入到存儲器單元1003中的信息的值。其它裝置可通過I/O線1005、地址線1009或控制線1020與裝置1000通信。存儲器控制單元1018用以控制待對存儲器單元1003執(zhí)行的存儲器操作，并且使用控制線1020上的信號。裝置1000可分別在第一供應(yīng)線1030和第二供應(yīng)線1032上接收供應(yīng)電壓信號Vcc和Vss。裝置1000包含選擇電路1040和輸入/輸出(I/O)電路1017。選擇電路1040可經(jīng)由I/O電路1017對信號CSEL1到CSELn作出響應(yīng)，以選擇第一數(shù)據(jù)線1006和第二數(shù)據(jù)線1013上的可表示待從存儲器單元1003讀取或待編程到存儲器單元1003中的信息的值的信號。列解碼器1008可基于地址線1009上的A0到AX地址信號來選擇性地激活CSEL1到CSELn信號。選擇電路1040可選擇第一數(shù)據(jù)線1006和第二數(shù)據(jù)線1013上的信號以在讀取和編程操作期間提供存儲器陣列1002與I/O電路1017之間的通信。