[發(fā)明專利]一種用于JTAG邊界掃描測(cè)試的接口電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201910984364.0
• 申請(qǐng)日: 2019-10-16
• 公開(kāi)（公告）號(hào): CN110780183B
• 公開(kāi)（公告）日: 2022-08-23
• 發(fā)明（設(shè)計(jì)）人: 張俊剛;李號(hào)召;陳三民;王寶星
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航空工業(yè)集團(tuán)公司洛陽(yáng)電光設(shè)備研究所
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 北京清大紫荊知識(shí)產(chǎn)權(quán)代理有限公司 11718
• 代理人: 張夢(mèng)龍

本發(fā)明公開(kāi)了一種用于JTAG邊界掃描測(cè)試的接口電路及實(shí)現(xiàn)方法，解決了多個(gè)邊界掃描芯片信號(hào)電壓不同或者某個(gè)芯片進(jìn)入休眠模式時(shí)，無(wú)法進(jìn)行邊界掃描測(cè)試的問(wèn)題。包括撥碼開(kāi)關(guān)陣列電源選擇電路，CPLD/FPGA信號(hào)鏈路選擇、數(shù)據(jù)傳輸和電平匹配接口電路。該發(fā)明通過(guò)在單一電壓JTAG仿真器和不同電壓5V、3.3V、2.5V、1.8V、1.2V JTAG邊界掃描芯片中間增加CPLD/FPGA和電平轉(zhuǎn)換芯片，實(shí)現(xiàn)單一電壓JTAG仿真器同時(shí)對(duì)不同電壓邊界掃描芯片的JTAG邊界掃描測(cè)試。

技術(shù)領(lǐng)域

本發(fā)明屬于電子應(yīng)用技術(shù)領(lǐng)域，涉及一種用于JTAG邊界掃描測(cè)試的接口電路。

背景技術(shù)

JTAG邊界掃描允許在PCB貼片后，在電路板上對(duì)符合IEEE 1149.1標(biāo)準(zhǔn)的集成電路IC，例如微處理器、DSP、ASIC和CPLD/FPGA進(jìn)行串行互聯(lián)邊界掃描測(cè)試，JTAG接口是一個(gè)四線串行(第五條線是可選的)訪問(wèn)端口TAP，包括TDI(測(cè)試數(shù)據(jù)輸入)、TDO(測(cè)試數(shù)據(jù)輸出)、TCK(測(cè)試時(shí)鐘)、TMS(測(cè)試模式選擇)，而TRST(測(cè)試重置)是可選項(xiàng)。

目前電子技術(shù)應(yīng)用系統(tǒng)中，印制板電路越來(lái)越復(fù)雜、電路板層數(shù)越來(lái)越多、電子器件高度集成、使用傳統(tǒng)的萬(wàn)用表、示波器測(cè)試方法已經(jīng)不能滿足需求。目前普遍采用的方法是應(yīng)用邊界掃描測(cè)試技術(shù)，但隨著器件廠家、種類的增多，不同器件型號(hào)具有不同的接口電壓標(biāo)準(zhǔn)，無(wú)法在同一塊電路板上對(duì)多個(gè)不同器件同時(shí)進(jìn)行邊界掃描測(cè)試。

本發(fā)明提出了一種用于JTAG邊界掃描測(cè)試的接口電路，解決了以上問(wèn)題，可實(shí)現(xiàn)在單塊電路板上同時(shí)對(duì)多個(gè)不同電壓接口芯片的測(cè)試，提高測(cè)試效率同時(shí)可節(jié)約成本。

發(fā)明內(nèi)容

發(fā)明目的

本發(fā)明為了解決了多個(gè)邊界掃描芯片信號(hào)電壓不同或者某個(gè)芯片進(jìn)入低電壓休眠模式時(shí)，其他芯片無(wú)法進(jìn)行邊界掃描測(cè)試的問(wèn)題，公開(kāi)了一種用于JTAG邊界掃描測(cè)試的接口電路。

本發(fā)明采用以下技術(shù)方案：一種用于JTAG邊界掃描測(cè)試的接口電路，包括：包括撥碼開(kāi)關(guān)陣列電路和CPLD/FPGA信號(hào)鏈路選擇、數(shù)據(jù)傳輸和電平匹配接口電路，所述撥碼開(kāi)關(guān)陣列電路包括若干個(gè)電壓選擇開(kāi)關(guān)，所述若干個(gè)電壓選擇開(kāi)關(guān)與CPLD/FPGA信號(hào)鏈路選擇、數(shù)據(jù)傳輸和電平匹配接口電路上的電源接口對(duì)應(yīng)，根據(jù)需求選擇匹配的電壓值供電。

優(yōu)選的，所述的一種用于JTAG邊界掃描測(cè)試的接口電路，CPLD/FPGA信號(hào)鏈路選擇、數(shù)據(jù)傳輸和電平匹配接口電路包括可編程邏輯器件CPLD/FPGA、邊界掃描芯片接口、仿真器接口。

優(yōu)選的，所述的一種用于JTAG邊界掃描測(cè)試的接口電路，所述邊界掃描芯片接口和仿真器接口采用雙向電平匹配芯片。

優(yōu)選的，所述的一種用于JTAG邊界掃描測(cè)試的接口電路，所述撥碼開(kāi)關(guān)陣列電路上的電壓選擇開(kāi)關(guān)與所述雙向電平匹配芯片一一對(duì)應(yīng)，所述撥碼開(kāi)關(guān)陣列電路根據(jù)邊界掃描芯片接口連接的邊界掃描芯片，以及仿真器接口連接的仿真器選擇匹配的電壓供電。

優(yōu)選的，所述的一種用于JTAG邊界掃描測(cè)試的接口電路，所述CPLD/FPGA信號(hào)鏈路選擇、數(shù)據(jù)傳輸和電平匹配接口電路通過(guò)可編程邏輯器件CPLD/FPGA實(shí)現(xiàn)仿真器與不同電壓邊界掃描芯片之間信號(hào)的鏈路選擇和數(shù)據(jù)傳輸。

優(yōu)選的，所述的一種用于JTAG邊界掃描測(cè)試的接口電路，所述撥碼開(kāi)關(guān)陣列電路的每一個(gè)電壓選擇開(kāi)關(guān)可選擇5V、3.3V、2.5V、1.8V、1.2V電壓。

本發(fā)明的優(yōu)點(diǎn):

本發(fā)明解決了多個(gè)邊界掃描芯片信號(hào)電壓不同或者某個(gè)芯片進(jìn)入休眠模式時(shí)，無(wú)法同時(shí)進(jìn)行邊界掃描測(cè)試的問(wèn)題。通過(guò)撥碼開(kāi)關(guān)陣列實(shí)現(xiàn)多路電壓的選擇，通過(guò)可編程CPLD/FPGA芯片實(shí)現(xiàn)JTAG仿真器和不同電壓芯片之間信號(hào)的鏈路選擇和數(shù)據(jù)傳輸，通過(guò)雙向電平轉(zhuǎn)換芯片實(shí)現(xiàn)不同電平標(biāo)準(zhǔn)信號(hào)的電平轉(zhuǎn)換。

附圖說(shuō)明