[發明專利]半導體結構及其形成方法

在審

• 申請號: 201910984109.6
• 申請日: 2019-10-16
• 公開（公告）號: CN112670313A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 金吉松
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/22
• 分類號: H01L27/22;H01L43/02;H01L43/08;H01L43/12
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底包括存儲區域和邏輯區域，所述存儲區域內具有第一導電層，所述邏輯區域內具有第二導電層，且所述基底暴露出所述第一導電層頂部表面和所述第二導電層頂部表面；

在所述第一導電層表面形成第一電極層、位于第一電極層表面的磁隧道結以及位于所述磁隧道結表面的第二電極層；

在所述基底上形成第一介質層，所述第一介質層覆蓋第一電極層側壁表面、磁隧道結側壁表面、第二電極層側壁表面和頂部表面；

在所述第一介質層內形成第三導電層，所述第三導電層底部和第二電極層頂部表面相接觸。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，還包括：形成所述第一電極層之前，在所述邏輯區域表面形成刻蝕停止層。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，所述刻蝕停止層的形成方法包括：在所述基底表面形成停止材料層；在所述邏輯區域上的停止材料層表面形成第一圖形化層，且所述第一圖形化層暴露出存儲區域上的停止材料層表面；采用第一刻蝕工藝，以所述第一圖形化層為掩膜，刻蝕所述停止材料層，直至暴露出基底表面，形成所述刻蝕停止層。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，所述第一刻蝕工藝對停止材料層的刻蝕速率大于對基底的刻蝕速率，所述第一刻蝕工藝對停止材料層的刻蝕速率大于對第一導電層的刻蝕速率。

5.如權利要求3所述的半導體結構的形成方法，其特征在于，所述停止材料層的材料和基底的材料不同，且所述停止材料層的材料和第一導電層的材料不同；所述停止材料層的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一介質層的形成方法包括：在所述基底上形成覆蓋第一電極層側壁表面、磁隧道結側壁表面、第二電極層側壁表面和頂部表面、以及第二導電層表面的第一介質材料膜，且所述第一介質材料膜頂部表面高于第二電極層的頂部表面；平坦化所述第一介質材料膜，形成所述第一介質層。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，還包括：形成第一介質層之后，在所述第一介質層內形成插塞，所述第三導電層底部和所述插塞頂部表面相接觸，且所述插塞位于第二導電層表面。

8.如權利要求7所述的半導體結構的形成方法，其特征在于，所述第一介質層頂部表面高于第二電極層頂部表面；所述插塞和第三導電層的形成方法包括：在所述第一介質層內形成通孔和溝槽，所述溝槽底部暴露出通孔和第二電極層頂部表面，所述通孔底部暴露第二導電層表面；在所述通孔內、溝槽內以及第一介質層表面形成導電材料膜；平坦化所述導電材料膜，直至暴露出第一介質層表面，在所述通孔內形成所述插塞，在所述溝槽內形成所述第三導電層。

9.如權利要求7所述的半導體結構的形成方法，其特征在于，所述插塞的材料包括：銅、鎢、鋁、鈦和鉭中的一種或者幾種；所述第三導電層的材料包括：銅、鎢、鋁、鈦和鉭中的一種或者幾種。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，還包括：形成所述第一電極層、磁隧道結以及第二電極層之后，形成所述第一介質層之前，在所述基底表面、第一電極層側壁表面、磁隧道結側壁表面以及第二電極層側壁表面和頂部表面形成保護層。

11.如權利要求10所述的半導體結構的形成方法，其特征在于，所述保護層和介質層的材料不同；所述保護層的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一電極層的材料包括：銅、鎢、鋁、鈦、氮化鈦、鉭中的一種或者幾種組合。