[發明專利]一種基于FPGA的基2-2快速傅里葉變換硬件設計方法

有效

• 申請號: 201910978042.5
• 申請日: 2019-10-15
• 公開（公告）號: CN110765709B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 張為;駱陽
• 申請（專利權）人: 天津大學
• 主分類號: G06F30/32
• 分類號: G06F30/32;G06F17/14
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 程毓英

1.一種基于FPGA的基2-2快速傅里葉變換硬件設計方法，采用16點基于串行蝶形單元的基2²FFT的整體架構，此架構由四級相似的蝶形單元、旋轉因子乘法器模塊、正序輸出模塊和控制模塊組成：每級蝶形單元電路結構和工作方式均相似，只是其中的移位寄存器深度按等比數列方式依次遞減，分別為8、4、2、1；蝶型單元，其作用是對輸入數據的實部和虛部進行加減運算，運算結果進入后面的旋轉因子乘法器單元，實現數據與旋轉因子相乘的功能，其中奇數級進入簡單旋轉因子乘法器單元，而偶數級進入通用旋轉因子乘法器單元，其中第四級運算之后的旋轉因子都為1；正序輸出模塊通過比特反位的方式將最終數據結果重新排序，使其按照正確的順序輸出；控制模塊的作用是控制以上所有模塊滿足流水線時序要求、正常工作，其中，簡單旋轉因子乘法器的乘虛部操作通過將數據的實部取反后再把實部虛部換位完成；通用旋轉因子乘法器單元需要將數據與旋轉因子相乘，用移位和加法器構成無乘法器結構的常數乘法器；

蝶形單元為采用如下的改進SDF蝶形架構：包括2個移位寄存器SRL1、SRL2和2個加法器以及2個多路選擇器MUX1、MUX2，其中2個移位寄存器被綜合進同一個LUT，將2個多路選擇器分別放在相應的加法器之前；多路選擇器在控制信號的作用下，用于選擇需要完成計算的兩個數據，其中第一多路選擇器用于選擇第一移位寄存器SRL1中的數據或是這個數據按位取反之后的結果，第二多路選擇器用于選擇擇已經被存入第二移位寄存器SRL2中的數據或是剛剛輸入的數據；兩個加法器分別完成由兩個選擇器所選數據的實部和虛部的相加操作；

蝶形單元工作流程為：輸入數據依次進入SRL1、SRL2中，且每時鐘周期右移一位，當控制信號S為1時，多路選擇器MUX1依次輸出SRL1中的數據，MUX2依次輸出剛剛輸入的數據，S經過反相器后為0，則兩個加法器分別完成兩個多路選擇器輸出數據的實部和虛部的加法操作；當S為0時，MUX1依次輸出SRL1中數據按位取反之后的結果，MUX2依次輸出SRL2中存儲的數據，S經過反相器后為1，則兩個加法器分別完成兩個多路選擇器輸出數據的實部和虛部的減法操作；

采用多常數乘法器MCM設計方法最大限度的復用不同旋轉因子乘法器的相同部分。