[發(fā)明專利]基于FPGA的仲裁PUF木馬檢測(cè)及再使用方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201910974496.5
• 申請(qǐng)日: 2019-10-14
• 公開（公告）號(hào): CN110851884B
• 公開（公告）日: 2021-09-03
• 發(fā)明（設(shè)計(jì)）人: 楊晨;楊澤鵬;蘇陽(yáng);侯佳;耿莉
• 申請(qǐng)（專利權(quán)）人: 西安交通大學(xué)
• 主分類號(hào): G06F21/76
• 分類號(hào): G06F21/76;G06F21/55
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 朱海臨

1.基于FPGA的仲裁PUF木馬檢測(cè)及再使用方法，其特征在于，將4n個(gè)雙路選擇器模塊每4個(gè)分為1組，共分成n組，并在每組雙路選擇器模塊的兩個(gè)輸出端口分別增加一個(gè)2選1選擇器模塊，所述2選1選擇器模塊用于實(shí)現(xiàn)對(duì)每組雙路選擇器模塊的跳過作用，采用仲裁器模塊比較兩條對(duì)稱傳輸路徑的信號(hào)傳播快慢，最后采用輸出選擇器模塊選擇輸出信號(hào)；

當(dāng)仲裁PUF框架中存在硬件木馬時(shí)，導(dǎo)致模塊延遲與之前模塊的延遲不同，從而導(dǎo)致相同的輸入激勵(lì)會(huì)產(chǎn)生不同的輸出結(jié)果，進(jìn)而發(fā)現(xiàn)電路中是否存在硬件木馬；在發(fā)現(xiàn)電路中存在硬件木馬的基礎(chǔ)上，選擇合適的額外通路跳過含硬件木馬的雙路選擇器模塊，實(shí)現(xiàn)仲裁PUF的正常使用，具體流程如下：先通過改變n個(gè)2選1選擇器模塊的輸入來選擇實(shí)現(xiàn)工作功能的雙路選擇器模塊組別，將各種不同組別的雙路選擇器模塊構(gòu)成的仲裁PUF電路的輸出響應(yīng)集合與樣本集合進(jìn)行對(duì)比，跳過相應(yīng)組合的雙路選擇器組別的輸出響應(yīng)集合與樣本集合一致，而其他組合的輸出響應(yīng)集合與樣本重合度都在90％左右，證明相應(yīng)組合的雙路選擇器中都存在硬件木馬，其他的各組雙路選擇器模塊中都不存在硬件木馬。

2.根據(jù)權(quán)利要求1所述的基于FPGA的仲裁PUF木馬檢測(cè)及再使用方法，其特征在于，雙路選擇器模塊的傳輸路徑由激勵(lì)信號(hào)C[]控制，當(dāng)激勵(lì)信號(hào)C[]為0時(shí)，上下兩條傳輸路徑向前傳播；但當(dāng)激勵(lì)信號(hào)C[]為1時(shí)，上下兩條傳輸路徑交叉?zhèn)鞑ァ?/p>

3.根據(jù)權(quán)利要求1所述的基于FPGA的仲裁PUF木馬檢測(cè)及再使用方法，其特征在于，當(dāng)2選1選擇器模塊的輸入信號(hào)Choose[]為0時(shí)，2選1選擇器選擇通過雙路選擇器模塊的路徑；當(dāng)2選1選擇器模塊輸入信號(hào)Choose[]為1時(shí)，2選1選擇器則選擇上一個(gè)2選1選擇器的輸出路徑。

4.根據(jù)權(quán)利要求1所述的基于FPGA的仲裁PUF木馬檢測(cè)及再使用方法，其特征在于，仲裁器模塊選擇D觸發(fā)器，其輸出端口輸出Q或Q為輸出端口的信號(hào)，為Q的取反兩個(gè)輸出信號(hào)應(yīng)用于輸出選擇器模塊的輸入端口，所述仲裁器模塊用于判斷兩條延遲路徑中傳播信號(hào)的到達(dá)快慢，當(dāng)輸入產(chǎn)生一個(gè)上升信號(hào)，信號(hào)通過雙路選擇器模塊傳輸?shù)紻觸發(fā)器，若連接D端口處的信號(hào)到達(dá)快，則Q輸出高電平信號(hào)，若連接CLK端口處的信號(hào)到達(dá)快，則輸出高電平信號(hào)。

5.根據(jù)權(quán)利要求1所述的基于FPGA的仲裁PUF木馬檢測(cè)及再使用方法，其特征在于，輸出選擇器模塊采用2選1選擇器，輸出選擇器模塊控制端口信號(hào)為enable，輸出選擇器模塊輸入為仲裁器模塊的輸出信號(hào)Q與當(dāng)enable為1時(shí)，輸出選擇為Q，當(dāng)enable為0時(shí)，輸出選擇為