[發明專利]鎖頻環型全數字頻率綜合器

有效

• 申請號: 201910967037.4
• 申請日: 2019-10-12
• 公開（公告）號: CN110581708B
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 李松亭;陳利虎;趙勇;楊磊;宋新;白玉鑄
• 申請（專利權）人: 中國人民解放軍國防科技大學
• 主分類號: H03L7/093
• 分類號: H03L7/093;H03L7/099;H03L7/18
• 代理公司: 長沙國科天河知識產權代理有限公司 43225
• 代理人: 段盼姣

1.一種鎖頻環型全數字頻率綜合器，其特征在于，包括：

鑒頻器模塊、頻率積分模塊以及頻率調諧模塊；

所述鑒頻器模塊、所述頻率積分模塊以及所述頻率調諧模塊依次連接，所述頻率調諧模塊的輸出端的輸出端信號反饋至所述鑒頻器模塊；

所述鑒頻器模塊包括：

可變頻率計數器，所述可變頻率計數器連接所述頻率調諧模塊的輸出端，并對所述輸出端信號的輸出頻率進行計數，并且與頻率控制字比較，得到整數頻率誤差；

時間數字轉換器，所述時間數字轉換器用于分別標定當前時刻與上一時刻輸入參考頻率信號在系統同步信號上升沿時刻超前所述輸出端信號的時間量，根據所述時間量的差值對所述輸出端信號的周期進行歸一化，得到小數頻率誤差；

所述鑒頻器模塊還用于將所述整數頻率誤差與所述小數頻率誤差相加后得到系統頻率誤差；

所述頻率積分模塊用于接收所述系統頻率誤差，對所述系統頻率誤差進行累加并限幅，得到系統相位誤差；

所述頻率調諧模塊用于接收所述系統相位誤差，并對所述系統相位誤差進行處理，得到輸出端信號并輸出。

2.根據權利要求1所述的鎖頻環型全數字頻率綜合器，其特征在于，所述可變頻率計數器包括：m級前置分頻器與串行進位二進制計數器；

所述m級前置分頻器將所述輸出端信號的頻率下降2^m倍，并提供高比特位的計數結果；所述串行進位二進制計數器對所述m級前置分頻器的輸出頻率信號進行累加，并提供低比特位的計數結果。

3.根據權利要求1所述的鎖頻環型全數字頻率綜合器，其特征在于，所述可變頻率計數器的內部觸發器為真單向時鐘結構觸發器。

4.根據權利要求1所述的鎖頻環型全數字頻率綜合器，其特征在于，所述可變頻率計數器的內部觸發器采用電流模式邏輯結構實現。

5.根據權利要求3所述的鎖頻環型全數字頻率綜合器，其特征在于，真單向時鐘結構觸發器為帶觸發復位功能的真單向時鐘D觸發器；

所述真單向時鐘D觸發器還包括：反相器和與門，所述輸出端信號輸入所述反相器進行反相以及延遲操作，所述反相器的輸出端與與門的輸入端連接；

所述輸出端信號與所述反相器的輸出端輸出的信號在所述與門中進行與操作生成高電平復位脈沖，所述高電平復位脈沖用于復位所述真單向時鐘D觸發器。

6.根據權利要求1至4任一項所述的鎖頻環型全數字頻率綜合器，其特征在于，所述鑒頻器模塊還包括：

重定時單元，所述重定時單元用于根據所述輸出端信號和所述輸入參考頻率信號生成與所述輸入參考頻率信號頻率一致的所述系統同步信號。

7.根據權利要求1至4任一項所述的鎖頻環型全數字頻率綜合器，其特征在于，所述頻率積分模塊包括：

限幅累加器，所述限幅累加器用于對所述系統頻率誤差進行積分與限幅，得到系統相位誤差。

8.根據權利要求1至4任一項所述的鎖頻環型全數字頻率綜合器，其特征在于，所述頻率調諧模塊包括：

依次連接的數字環路濾波器和數控振蕩器；

所述數字環路濾波器接收所述系統相位誤差，對所述系統相位誤差濾波處理后生成整數數字頻率調諧字和小數數字頻率調諧字；

所述數控振蕩器根據所述整數數字頻率調諧字和所述小數數字頻率調諧字，對所述輸出端信號的輸出頻率進行調諧，完成鎖定。