[發明專利]半導體封裝及半導體封裝的制造方法

在審

• 申請號: 201910966924.X
• 申請日: 2019-10-12
• 公開（公告）號: CN111952275A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 蔡宗甫;林士庭;盧思維;施應慶
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L23/31
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種半導體封裝包括第一集成電路結構、第二集成電路結構、多個導電凸塊、包封材料以及重布線結構。第一集成電路結構包括有源表面、后表面及多個穿孔，有源表面具有多個接觸墊，后表面與有源表面相對，所述多個穿孔延伸穿過第一集成電路結構且連接有源表面與后表面。第二集成電路結構設置在第一集成電路結構的后表面上。導電凸塊設置在第一集成電路結構與第二集成電路結構之間且電連接所述多個穿孔與第二集成電路結構。包封材料至少包封第二集成電路結構。重布線結構設置在第一集成電路結構的有源表面之上且電連接到第一集成電路結構的有源表面。

技術領域

本發明的實施例是涉及一種裝置及制造方法，特別是涉及一種半導體封裝及半導體封裝的制造方法。

背景技術

例如疊層封裝(package on package，PoP)等三維(three-dimensional，3D)封裝應用正變得越來越受歡迎且在移動裝置中得到廣泛使用。這是因為它們可通過對例如邏輯芯片(例如應用處理器(application processor，AP))、高容量/高帶寬存儲器芯片(例如第二代加寬輸入/輸出(wide input/out 2，WIO2)芯片、低功率雙倍數據傳輸率X(low powerdouble data rate X，LPDDRx)芯片等)和/或其他異質芯片(例如傳感器、微機電裝置(micro-electro-mechanical，MEM)、聯網裝置等)進行集成來增強電氣性能。

然而，現有的疊層封裝裝置及封裝結構正面臨需要滿足下一代應用的精細通道(fine channel)及高密度布線(high density routing)要求的挑戰。舉例來說，典型的LPDDRx的打線結合(wire bonding)、AP/WIO芯片中的硅穿孔(through silicon via，TSV)等會對封裝帶來各種缺點，例如制造成本增加、封裝厚度大以及硅存取損失(siliconaccess penalties)。需要經過改善的裝置及制造所述裝置的方法。

發明內容

根據本公開的一些實施例，一種半導體封裝包括第一集成電路結構、第二集成電路結構、多個導電凸塊、包封材料以及第一重布線結構。所述第一集成電路結構包括有源表面、后表面及多個穿孔，所述有源表面具有多個接觸墊，所述后表面與所述有源表面相對，所述多個穿孔延伸穿過所述第一集成電路結構且連接所述有源表面與所述后表面。所述第二集成電路結構設置在所述第一集成電路結構的所述后表面上。所述導電凸塊設置在所述第一集成電路結構與所述第二集成電路結構之間且電連接所述多個穿孔與所述第二集成電路結構。所述包封材料至少包封所述第二集成電路結構。所述第一重布線結構設置在所述第一集成電路結構的所述有源表面之上且電連接到所述第一集成電路結構的所述有源表面。

根據本公開的一些實施例，一種半導體封裝的制造方法包括以下步驟。在載體上提供集成電路組，其中所述集成電路組包括彼此上下堆疊的多個集成電路及背對所述載體的多個輸入/輸出端口。在所述載體上提供包封材料，以包封所述集成電路組。通過多個導電凸塊在所述集成電路組上安裝集成電路，其中所述集成電路包括有源表面、后表面及多個穿孔，所述后表面與所述有源表面相對且面對所述集成電路組，所述多個穿孔延伸穿過所述集成電路。在所述第一集成電路結構的所述有源表面上提供第一重布線結構。移除所述載體。對所述包封材料執行單體化工藝，以形成多個半導體封裝。

根據本公開的一些實施例，一種半導體封裝的制造方法包括以下步驟。在載體上提供集成電路，其中所述集成電路包括有源表面、后表面及多個穿孔，所述有源表面面對所述載體，所述后表面與所述有源表面相對，所述多個穿孔延伸穿過所述集成電路。在所述集成電路上安裝集成電路組，其中所述集成電路組包括彼此上下堆疊的多個集成電路及面對所述集成電路的所述后表面的多個輸入/輸出端口。移除所述載體。提供包封材料以包封所述集成電路及所述集成電路組。在所述集成電路的所述有源表面之上提供第一重布線結構。

附圖說明