[發明專利]集成電路、匯流排系統以及其控制方法

有效

• 申請號: 201910958618.1
• 申請日: 2019-10-10
• 公開（公告）號: CN111045973B
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 吳旻鴻;黃之鴻;邱俊瑋
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 孫乳筍;周永君

本發明提供一種集成電路、匯流排系統以及其控制方法。該集成電路包括一特定接腳、耦接于該特定接腳的一下拉電路與一電壓檢測器以及一控制器。該下拉電路包括對應于一驅動電壓位準的一下拉電阻，并根據一控制信號而選擇性地耦接該下拉電阻至該特定接腳。該電壓檢測器從該特定接腳得到一檢測電壓值。該控制器判斷該檢測電壓值是否相同于該驅動電壓位準，以便提供該控制信號。當該檢測電壓值大于或小于該驅動電壓位準時，該控制器提供該控制信號至該下拉電路，以使該下拉電阻電性分離于該特定接腳。

技術領域

本發明是有關于一種匯流排系統，且特別是有關于一種具有多個從屬元件的匯流排系統。

背景技術

以往在電腦系統中，芯片組如南橋芯片(south bridge chip)是藉由低接腳數(Low Pin Count，LPC)接口來與其他的電路模塊，例如具不同功能的系統單芯片(System-on-a-chip，SoC)相電性連接。通過低接腳數接口連接的這些外接電路模塊可分配到不同的獨立位址，南橋芯片可因此以一對多的方式和外接電路模塊通信。然而近年來，部分新提出的匯流排架構，例如增強序列周邊設備接口(Enhanced Serial Peripheral Interface；eSPI)匯流排，僅允許芯片組和外接電路模塊間以一對一的機制通信。

發明內容

本發明提供一種集成電路(IC)。該集成電路包括一特定接腳(specific pin)、耦接于該特定接腳的一下拉電路(pull-down circuit)與一電壓檢測器(voltage detector)以及一控制器。該下拉電路包括對應于一驅動電壓位準(driving voltage level)的一下拉電阻，并根據一控制信號而選擇性地耦接該下拉電阻至該特定接腳。該電壓檢測器從該特定接腳得到一檢測電壓值。該控制器判斷該檢測電壓值是否相同于該驅動電壓位準，以便提供該控制信號。當該檢測電壓值大于或小于該驅動電壓位準時，該控制器提供該控制信號至該下拉電路，以使該下拉電阻電性分離于該特定接腳。

再者，本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列周邊設備接口匯流排以及多個從屬元件。該等從屬元件是經由該增強序列周邊設備接口匯流排電性連接于該主控元件。每一該等從屬元件包括一警示交握接腳、耦接于該警示交握接腳的一下拉電路以及一電壓檢測器以及一控制器。該下拉電路包括對應于一驅動電壓位準的一下拉電阻，用以根據一控制信號而選擇性地耦接該下拉電阻至該警示交握接腳。該電壓檢測器檢測該警示交握接腳以得到一檢測電壓值。該控制器判斷該檢測電壓值是否相同于該驅動電壓位準，以便提供該控制信號。在每一該等從屬元件中，該警示交握接腳是經由一警示交握控制線而電性連接于其他從屬元件的該警示交握接腳，以及該警示交握控制線是經由一上拉電阻而耦接于一電源。在該等從屬元件的一第一從屬元件中，當該檢測電壓值不等于該驅動電壓位準時，該控制器判斷該下拉電阻是經由該警示交握接腳而耦接于該等從屬元件的一第二從屬元件的該下拉電阻。

再者，本發明提供一種控制方法，用以控制一匯流排系統的多個從屬元件的一第一從屬元件，其中該匯流排系統更包括一上拉電阻以及經由一增強序列周邊設備接口匯流排電性連接于該等從屬元件的一主控元件。該第一從屬元件的一第一警示交握接腳是經由一警示交握控制線而電性連接于該等從屬元件的一第二從屬元件的一第二警示交握接腳，以及該警示交握控制線是經由一上拉電阻而耦接于一電源。經由該第一警示交握接腳，檢測該警示交握控制線，以得到一檢測電壓值。相應于該第一從屬元件的一警示需求，當該檢測電壓值相同于該電源的一電源電壓位準時，耦接該第一從屬元件中對應于一第一驅動電壓位準的一第一下拉電阻至該第一警示交握接腳。當該檢測電壓值大于或小于該第一驅動電壓位準時，將該第一下拉電阻電性分離于該第一警示交握接腳。

附圖說明

圖1顯示根據本發明一些實施例所述的匯流排系統；

圖2顯示根據本發明一些實施例所述的圖1的匯流排系統的連接配置圖；

圖3顯示根據本發明一些實施例所述的從屬元件；以及