[發明專利]混洗方法及計算裝置

在審

• 申請號: 201910954865.4
• 申請日: 2019-10-09
• 公開（公告）號: CN112631596A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 安徽寒武紀信息科技有限公司
• 主分類號: G06F8/41
• 分類號: G06F8/41
• 代理公司: 北京華進京聯知識產權代理有限公司 11606
• 代理人: 孫巖

本申請涉及一種混洗方法及計算裝置。該方法包括：接收主處理器發送的編碼廣播微指令；如果所述編碼廣播微指令未攜帶有目標從處理器的標識，或者，所述編碼廣播微指令攜帶的至少一個目標從處理器的標識中存在所述第一從處理器的標識，則所述第一從處理器根據第一混洗等級，確定待編碼數據塊對應的至少一個第一混洗組，所述第一混洗組包含多個第一混洗單元，所述第一混洗單元包含至少一個編碼流；確定各第一混洗單元的編碼長度；根據所述各第一混洗單元的編碼長度，在所述各第一混洗單元中，確定輸出混洗單元和輸入混洗單元；將所述輸出混洗單元中第一預設數目個待混洗流塊，發送至所述輸入混洗單元，作為所述輸入混洗單元中的第一待編碼流塊，以通過所述輸入混洗單元根據預設的編碼算法對所述第一待編碼流塊進行編碼。采用本申請可以降低編碼率。

技術領域

本申請涉及計算機技術領域，特別是涉及一種混洗方法及計算裝置。

背景技術

目前，SOC(System on a Chip，片上系統)中數據的編解碼過程中，需要進行數據補齊，從而導致編解碼率較高。因此，亟需一種可以降低編解碼率的方案。

發明內容

基于此，有必要針對上述技術問題，提供一種混洗方法及計算裝置。

第一方面，提供了一種混洗方法，所述方法應用于主從處理器架構中的第一從處理器，所述方法包括：

接收主處理器發送的編碼廣播微指令；

如果所述編碼廣播微指令未攜帶有目標從處理器的標識，或者，所述編碼廣播微指令攜帶的至少一個目標從處理器的標識中存在所述第一從處理器的標識，則所述第一從處理器根據第一混洗等級，確定待編碼數據塊對應的至少一個第一混洗組，所述第一混洗組包含多個第一混洗單元，所述第一混洗單元包含至少一個編碼流；

確定各第一混洗單元的編碼長度；

根據所述各第一混洗單元的編碼長度，在所述各第一混洗單元中，確定輸出混洗單元和輸入混洗單元；

將所述輸出混洗單元中第一預設數目個待混洗流塊，發送至所述輸入混洗單元，作為所述輸入混洗單元中的第一待編碼流塊，以通過所述輸入混洗單元根據預設的編碼算法對所述第一待編碼流塊進行編碼。

第二方面，提供了一種混洗方法，所述方法應用于主從處理器架構中的第一從處理器，所述方法包括：

接收主處理器發送的解碼廣播微指令；

如果所述解碼廣播微指令未攜帶有目標從處理器的標識，或者，所述編碼廣播微指令攜帶的至少一個目標從處理器的標識中存在所述第一從處理器的標識，則所述第一從處理器根據第一混洗等級，確定待解碼數據塊對應的至少一個第一混洗組，所述第一混洗組包含多個第一混洗單元，所述第一混洗單元包含至少一個解碼流；

確定各第一混洗單元的編碼長度；

根據所述各第一混洗單元的編碼長度，在所述各第一混洗單元中，確定輸出混洗單元和輸入混洗單元；

將所述輸出混洗單元中第一預設數目個待混洗流塊，發送至所述輸入混洗單元，作為所述輸入混洗單元中的第一待解碼流塊，以通過所述輸入混洗單元根據預設的解碼算法對所述第一待解碼流塊進行解碼。

第三方面，提供了一種計算裝置，包括：主處理器和與所述主處理器連接的多個從處理器；

所述主處理器，用于接收源數據，并將所述源數據發送至所述多個從處理器；

所述多個從處理器，用于根據編碼廣播微指令，使用第一方面任一項所述的方法對所述編碼廣播微指令對應的待編碼數據塊進行編碼，得到編碼數據塊，并將所述編碼數據塊傳送至所述主處理器；

所述主處理器，還用于根據各編碼數據塊，確定所述源數據對應的編碼數據。