[發明專利]具有SiC半導體本體的半導體器件和制造半導體器件的方法

在審

• 申請號: 201910948717.1
• 申請日: 2019-10-08
• 公開（公告）號: CN111009470A
• 公開（公告）日: 2020-04-14
• 發明（設計）人: A.邁澤;C.萊恩德茨;A.毛德
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/739;H01L29/423;H01L29/16
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 姬亞東;申屠偉進

1.一種用于制造半導體器件的方法，其具有：

提供碳化硅襯底（700），其中所述碳化硅襯底（700）具有溝槽（750），所述溝槽（750）從所述碳化硅襯底（700）的主表面（701）延伸到所述碳化硅襯底（700）中并且在溝槽底部（751）具有溝槽寬度（wg）;

在所述碳化硅襯底（700）中構造屏蔽區（140），其中所述屏蔽區（140）沿著所述溝槽底部（751）延伸，在至少一個大致平行于所述溝槽底部（751）延伸的摻雜劑平面（105）中，所述屏蔽區（140）中在橫向第一寬度（w1）上的摻雜劑濃度與所述摻雜劑平面（105）中摻雜劑濃度的最大值的偏差不超過10％；并且

所述第一寬度（w1）小于所述溝槽寬度（wg）并且是所述溝槽寬度（wg）的至少30％。

2.根據權利要求1所述的方法，其中所述摻雜劑平面（105）連接所述屏蔽區（740）中垂直摻雜劑分布的橫向相鄰的局部最大值。

3.根據前述權利要求中任一項所述的方法，還具有：

在所述溝槽（750）中構造場電介質（159），其中所述場電介質（159）在所述溝槽底部（751）具有第二寬度（w2）的開口（158），并且所述第二寬度（w2）小于所述第一寬度（w1）。

4.根據權利要求3所述的方法，其中所述場電介質（159）沿著所述溝槽（750）的側壁（752）具有第一層厚度（th1）的側壁區段（1593），所述開口（158）具有第二寬度（w2），并且其中所述第二寬度（w2）小于所述溝槽寬度（wg）與所述第一層厚度（th1）的兩倍的差。

5. 根據前述權利要求中任一項所述的方法，其中構造所述屏蔽區（140）包括：

構造注入掩模（740），其中所述注入掩模（740）在所述溝槽底部（751）比在所述溝槽（750）的側壁（752）處更薄地構造，并且

通過所述溝槽底部（751）引入摻雜劑原子。

6. 根據前述權利要求中任一項所述的方法，其中構造所述屏蔽區（140）包括：

構造注入掩模（740），其中所述注入掩模（740）在所述溝槽底部（751）處具有第三寬度（w3）的注入掩模開口（741），其中所述第三寬度（w3）大于所述第一寬度（w1）;并且

通過所述注入掩模開口（741）引入摻雜劑原子。

7.根據權利要求6所述的方法，其中所述摻雜劑平面（105）連接所述屏蔽區（740）中垂直摻雜劑分布的橫向相鄰的局部最大值，并且所述第一寬度（w1）與所述第三寬度（w3）和所述摻雜劑平面（105）距所述溝槽底部（751）的距離（d3）的兩倍之間的差的偏差不超過±10％。

8. 根據權利要求6或7所述的方法，其中構造所述注入掩模（740）包括：

在所述溝槽（750）的側壁（752）和溝槽底部（751）上構造注入掩模層;和

去除所述注入掩模層在所述溝槽底部（751）處的區段，其中所述注入掩模層的剩余區段形成所述注入掩模（740）。

9.根據權利要求5-8中任一項所述的方法，其中摻雜劑原子的引入包括在至少兩種不同的加速能量下的注入，并且在所述注入之間改變所述注入掩模開口（741）的寬度。

10.根據權利要求5-9中任一項所述的方法，其中在構造所述場電介質（159）之前去除所述注入掩模（740）。

11. 根據權利要求10所述的方法，其中構造所述場電介質（159）包括：

構造場電介質層（259），其中所述場電介質層（259）襯墊所述溝槽（750），和

去除所述場電介質層（259）在所述溝槽底部（751）處的區段。