[發明專利]一種多芯片封裝結構及其制備方法

在審

• 申請號: 201910945154.0
• 申請日: 2019-09-30
• 公開（公告）號: CN110660756A
• 公開（公告）日: 2020-01-07
• 發明（設計）人: 張婕;馬曉建
• 申請（專利權）人: 華天科技(西安)有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L23/538;H01L21/48;H01L21/56;H01L21/768
• 代理公司: 61200 西安通大專利代理有限責任公司
• 代理人: 郭瑤

1.一種多芯片封裝結構，其特征在于，包括基板(1)，基板(1)的上部固定設置有第一塑封體(11)，第一塑封體(11)的上部固定設置有第二塑封體(4)；第一塑封體(11)內部包裹有埋入芯片(9)，埋入芯片(9)和基板(1)電連接；第二塑封體(4)內部包裹有若干個上層芯片(6)，每一個上層芯片(6)分別和第一塑封體(11)電連接。

2.根據權利要求1所述的一種多芯片封裝結構，其特征在于，所述第一塑封體(11)內部設置有第三導電體(8)，第一塑封體(11)的上表面鋪設有塑封體上表面線路(7)；塑封體上表面線路(7)分別和第三導電體(8)的上端及上層芯片(6)電連接，第三導電體(8)的下端和基板(1)電連接。

3.根據權利要求2所述的一種多芯片封裝結構，其特征在于，所述塑封體上表面線路(7)在第一塑封體(11)上表面有兩個鋪設位置，分別為第一位置(7-1)和第二位置(7-2)；第一位置(7-1)處的塑封體上表面線路(7)和第三導電體(8)的上端電連接，第二位置(7-2)處的塑封體上表面線路(7)和上層芯片(6)電連接；第一位置(7-1)處的塑封體上表面線路(7)和第二位置(7-2)處的塑封體上表面線路(7)連接。

4.根據權利要求2所述的一種多芯片封裝結構，其特征在于，每一個上層芯片(6)均通過單獨的第三金屬引線(5)和塑封體上表面線路(7)電連接；埋入芯片(9)通過第一金屬引線(13)和基板(1)電連接；每一個埋入芯片(9)對應的第一金屬引線(13)的個數多于每一個上層芯片(6)對應的第三金屬引線(5)的個數。

5.根據權利要求2所述的一種多芯片封裝結構，其特征在于，第一塑封體(11)內通過鉆孔電鍍形成填充有第三導電體(8)的孔洞；塑封體上表面線路(7)通過化學鍍、電鍍或噴涂加電鍍設置在第一塑封體(11)的上表面。

6.根據權利要求1所述的一種多芯片封裝結構，其特征在于，所述若干個上層芯片(6)堆疊設置，相鄰上層芯片(6)的邊部錯位設置；相鄰的上層芯片(6)之間通過第二金屬引線(16)電連接，相鄰的上層芯片(6)之間通過第二粘著層(15)固定連接；最下部的上層芯片(6)通過第二粘著層(15)固定設置在第一塑封體(11)的上表面。

7.根據權利要求6所述的一種多芯片封裝結構，其特征在于，第一塑封體(11)的上表面固定設置上層芯片(6)的區域為第三位置(7-3)，第三位置(7-3)處鋪設有塑封體上表面線路(7)。

8.根據權利要求1所述的一種多芯片封裝結構，其特征在于，第一塑封體(11)內部包裹有器件(14)，所述器件(14)固定設置在基板(1)上。

9.根據權利要求1所述的一種多芯片封裝結構，其特征在于，埋入芯片(9)通過第一粘著層(10)固定設置在基板(1)的上表面。

10.一種多芯片封裝結構的制備方法，其特征在于，包括以下步驟：

(1)在基板(1)的上表面固定設置埋入芯片(9)，電連接埋入芯片(9)和基板(1)；

(2)在基板(1)的上表面設置第一塑封體(11)，第一塑封體(11)將埋入芯片(9)包裹在其內部；

(3)在第一塑封體(11)的上表面固定設置若干個上層芯片(6)，電連接每一個上層芯片(6)和第一塑封體(11)；

(4)在第一塑封體(11)的上表面設置第二塑封體(4)，第二塑封體(4)將所有的上層芯片(6)包裹在其內部。