[發明專利]半導體存儲器件及工藝方法

在審

• 申請號: 201910939116.4
• 申請日: 2019-09-30
• 公開（公告）號: CN110690193A
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 詹益旺;童宇誠;黃永泰;李武新;佘法爽
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/522;H01L21/768
• 代理公司: 31211 上海浦一知識產權代理有限公司
• 代理人: 焦健

1.一種半導體存儲器件，其特征在于：包括：

半導體襯底，在所述半導體襯底中具有器件隔離層，所述器件隔離層之間為隔離出的多個有源區；半導體襯底表面具有絕緣夾層；

在所述半導體襯底中，還包含有多個沿第一方向延伸且穿過有源區的字線，各條字線之間互相隔離；

多根位線，所述多根位線在半導體襯底中穿過有源區并沿第二方向延伸；所述第二方向與第一方向垂直；

所述的多個有源區呈條形且互相平行，并以第一方向或第二方向為延伸方向，或者是與第一方向及第二方向之間存在夾角；

所述半導體襯底表面還具有位線接觸凹槽，所述位線接觸凹槽是間隔排列，即每不相鄰的位線是位于半導體襯底表面的絕緣夾層上，另不相鄰的位線是位于位線接觸凹槽中；

所述位線為多層結構，包含下層導電材料、中層導電材料、上層導電材料以及頂層硬掩模層；所述下層導電材料、中層導電材料、上層導電材料依次疊加形成復合層；所述下層導電材料依次交替接觸所述半導體襯底上的絕緣夾層，或者是位線接觸凹槽的底部；

所述絕緣夾層上的位線的下層導電材料與絕緣夾層的橫向接觸有第一寬度，而位于位線接觸凹槽中的位線的下層導電材料與位線接觸凹槽底部接觸的橫向接觸有第二寬度；

所述其中第一寬度與第二寬度不相等。

2.如權利要求1所述的半導體存儲器件，其特征在于：所述各位線的下層導電材料與絕緣夾層的橫向接觸第一寬度與下層導電材料與未接接觸凹槽底部的橫向接觸第二寬度在剖面上呈大小交替變化。

3.如權利要求1所述的半導體存儲器件，其特征在于：所述的位線的下層導電材料的橫斷面為倒梯形，或者是其他具有上大下小形貌的幾何圖形。

4.如權利要求1所述的半導體存儲器件，其特征在于：所述位線中下層導電材料的頂部界面與中間層導電材料的底部界面相連接并且下層導電材料的頂部的寬度小于中間層導電材料的底部的寬度。

5.一種半導體存儲器件，其特征在于：在半導體襯底的俯視平面上，所述的半導體存儲器件包含沿第一方向延伸的多根平行的字線，以及沿第二方向延伸的多根平行的位線，所述的多根平行的字線在一個平面內，所述多根平行的位線在字線的上方的另一個平面內，字線與位線垂直但不相交；所述的每根位線的兩側還具有側墻，所述的字線間具有接觸插塞；

所述的半導體襯底中還具有多個有源區，所述有源區呈桿狀或棒狀的條形，有源區互相平行；

所述的有源區位于字線與位線的交叉區域；

所述的有源區與第一方向或第二方向具有一定的夾角；

在位線與字線間接觸插塞相交的位置還具有位線接觸凹槽，所述的位線接觸凹槽在第一方向上是間隔排列，即每空一根位線放置一個位線接觸凹槽，且不同行的接觸插塞上的位線接觸凹槽是錯開放置，在第二方向上位線同樣形成間隔排列；

所述的位線為寬度可變的結構，在位線接觸凹槽中的位線寬度小于位線接觸凹槽之外的位線的寬度。

6.如權利要求5所述的半導體存儲器件，其特征在于：所述的位線為多層結構，包括從下往上依次為下層導電材料、中層導電材料、上層導電材料以及頂層硬掩模層；各層依次疊加形成位線；所述位線中下層導電材料的寬度小于上面其它層的寬度，且所述下層導電材料從其上頂面至下底面的寬度逐漸變窄；其余各層的寬度相等或者不相等。

7.制造如權利要求6所述的半導體存儲器件的制造方法，其特征在于：所述位于位線接觸凹槽以外區域的位線的下層導電材料的下底面寬度定義為d1，位于位線接觸凹槽中的位線的下層導電材料的下底面寬度定義為d2, 位于位線接觸凹槽中的位線的下層導電材料的上頂面寬度定義為d3，位于位線接觸凹槽中的位線的中間層導電材料與上層導電材料的接觸寬度為d4，位于位線接觸凹槽以外區域的位線的中間層導電材料的寬度定義為d5，其中d1=d4=d5＞d3＞d2，或者是d5＞d1=d4＞d3＞d2。